西安交通大学 计算机科学与技术系 微机课程组 2012年11月10日 《微机接口技术》 复习纲要 西安交通大学 计算机科学与技术系 微机课程组 2012年11月10日

CH1：微型计算机概论（～5） 需要标记的基本概念 了解微处理器的发展历程 微处理器、微型计算机、微型计算机系统 单片机（微控制器） 微型计算机结构、主机板结构 IBM PC、IBM PC/XT、IBM PC/AT 三总线（AB、DB、CB） 了解微处理器的发展历程 第一台微处理器：4004 第一台计算机：ENIAC 8086----8088----80386----奔腾----双核----多核

CH1：术语解释 (1)微处理器 (2)微型计算机 (3)微型计算机系统 (4)单片机 解:指由一片或几片大规模集成电路组成的中央处理器. 解:指以微处理器为基础,配以内存储器以及输入输出接口电路和相应的辅助电路构成的裸机. (3)微型计算机系统 解:指由微处理器配以相应的外围设备及其它专用电路,电源,面板,机架以及足够的软件而构成的系统. (4)单片机 解:把构成一个微型计算机的一些功能部件集成在一块芯片之中的计算机.

CH2：微处理器（～15）-1/8 标记8086、8088的内部结构 熟悉8086、8088的引脚功能 EU + BIU 字长、寻址空间（16/8，1MB） 引脚分类（AB、DB、CB） 指令队列（6字节/4字节）（管理方法不同） 熟悉8086、8088的引脚功能 地址复用（AD0~15/AD0~7)(A16~19/S3~6)的目的 地址数据分离方法 （锁存器，373或8282） 模式选择（不同模式，某些引脚功能不同）

CH2：微处理器 2/8 掌握8086、8088的编程结构 熟悉8086、8088的基本时序 8086系统中的存储器结构 通用寄存器（8个16位、8个8位） 段寄存器（4个16位） 专用寄存器（2个16位） 熟悉8086、8088的基本时序 指令周期、总线周期和时钟周期 总线周期（4T + nTw) (T=210ns, When OSC=4.77MHz) 存储器、I/O独立时序（M/IO) 8086系统中的存储器结构 分为偶体、奇体；（/BHE、A0） 如何读存储器中的字节和字（奇地址/偶地址的区别） 存储空间与I/O空间独立编址，但大小不同 8086中断响应周期 IP FLAGS

ISA总线的形成 标记ISA总线的结构及其形成方法 I S A 总 线

CH2：微处理器-3/8 了解80386的内部结构 熟练掌握保护模式下的存储器管理机制 不要求记描述符的格式~ CR寄存器的特殊作用（CR0~CR3） 包括6个模块（执行单元，分段单元，分页单元，总线单元，指令预取单元和译码单元） 工作模式及转换方法(实模式，虚拟模式和虚拟8086模式) 熟练掌握保护模式下的存储器管理机制 虚拟地址到线形地址的变换 描述符、描述符表、描述符寄存器 线形地址到物理地址的变换 386中断与8086的中断的不同 不要求记描述符的格式~

CH2：微处理器-4/8 熟悉微机接口中常用的一些汇编指令和编程方法 熟练掌握IN和OUT指令的工作时序 了解80386的寻址方式 MOV、JNC、JNZ、CMP、TEST、IN、OUT LOOP 熟练掌握IN和OUT指令的工作时序 只有运行访问存储器指令和I/O指令才能产生RD#或WR#，以及IO/M# AL对应DB；DX对应AB 了解80386的寻址方式

基本概念 (1)执行部件EU (2)总线接口部件BIU (3)最小方式 与最小方式 解:8086微处理器内部的一个功能部件,由通用寄存器,标志寄存器,运算器和EU 控制系统等组成,负责全部指令的执行,向BIU提供数据和所需访问的内容和I/O端口的 地址,并对通用寄存器,标志寄存器和指令操作数进行管理. (2)总线接口部件BIU 解:8086微处理器内部的另一个功能部件,由段寄存器,指令指针,地址形成逻辑, 总线控制逻辑和指令队列等组成,BIU同外部总线连接为EU完成所有的总线操作,并计算形成20位的内存物理地址 (3)最小方式 与最小方式 答:8086微处理器的—种工作方式,在该方式下,由8086提供系统所需要的全部控制 信号,用以构成一个单处理器系统.此时MN/MX*线接VCC(高电平). 8086微处理器的另一种工作方式,在该方式下,系统的总线控制信号由专用的总 线控制器8288提供,构成一个多处理机或协处理机系统.此时MN/MX*线接地.

基本概念 (5)指令周期 (6)总线周期 (7)时钟周期 (8)等待周期 解:执行一条指令所需要的时间称为指令周期包括取指令,译码和执行等操作所需的 时间. (6)总线周期 解:CPU通过总线操作完成同内存储器或I/O接口之间一次数据传送所需要的叫间. (7)时钟周期 解:CPUJ时钟脉冲的重复周期称为时钟周期,时钟周期是CPU的时间基准 (8)等待周期 解:在CPU对内存或外设接口进行读写操作时,当被选中进行数据读写的内存或外设 接口无法在3个T(时钟周期)内完成数据读写时,就由该内存或外设接口发出一个请求延 长总线周期的信号,CPU在接收到该请求情号后,就在T3与T4之间插入—个时钟周期 一称为等待周期Tw,在Tw期间,总线信号保持不变.

基本概念 (1).简述8086中逻辑地址与物理地址的关系. (2).说明8086引脚信号AD0~AD15双重总线的特点 解;逻辑地址是允许在程序中编排的地址,8086的逻辑地址有段基值和段内偏移量两 部分.段基值存放在对应的段寄存器中,段内偏移量由指令给出.物理地址是信息在存储器 中实际存放的地址.在8086系统中,物理地址形成过程为:将段寄存器中存放的段基值 (16位)左移4次再加偏移量,得20位的物理地址. (2).说明8086引脚信号AD0~AD15双重总线的特点 解:AD0~AD15这16条总线传送32个信号,A0~A15,D0~D15,在一个读写总线周期的4个T周期中,T1时刻传送地址信号A0~A15,T2以后传送数据信号D0~D15. 可见这16条双重总线的特点是分时复用.

基本概念 (3) 指令的寻址方式 解:所谓指令的寻址方式是指"指令中操作数的表示形式", 操作数用一个数据直接给出的称为"立即寻址",例如MOV AL,80H中的80H. 操作数是一个寄存器的符号,例如上条指令中的AL,称为寄存器寻址. 操作数是一个内存地址,则称为"存储器寻址",存储器寻址中,根据内存地址给出的方式又分为直接寻址,寄存器间接寻址,基址 寻址和变址寻址等.

作业解答-1/3 2、BIU和EU如何协同工作？（提高CPU效率） 答： (2)EU执行指令时，从指令队列头部取指令，然后执行。如需访问存储器，则EU向BIU发出请求，由BIU访问存储器。 (3)在执行转移、调用、返回指令时，需改变队列中的指令，要等新指令装入队列中后，EU才继续执行指令。 (4)当指令队列已满，而且执行部件对总线接口部件又没有总线访问请求时，总线接口部件便进入空闲状态

作业解答-2/3 8、为什么要地址复用？如何分离？ 引脚数限制 用锁存器（如74LS373）分离 11、8086被复位以后，各个寄存器的状态是什么？从何处开始读取第1条指令？ 8086从FFFF0H处执行第一条指令。 16、8086中BHE#作用与存储器奇偶地址访问问题 BHE#有效访问奇地址单元 按字访问时，奇偶地址的访问，时间单元不同

作业解答-3/3 19、分步骤写出80386实现48位虚拟地址到线形地址的转换过程。 见书本 20、分步骤写出80386实现32线形地址到32位物理地址的转换过程。(注：使用4K页面） 21、80386中，CR0~CR3寄存器的作用各是什么? CR3：页目录起始地址 CR0：控制状态，工作模式转换位PE

CH3：总线驱动 总线的概念与分类 总线的特性 总线的性能指标 AT、ISA、PCI、AGP总线的基本概念与作用 外部总线（通信总线） 片内总线、片间总线、系统总线和通信总线。 总线的特性 物理、功能、电气、过程/时间 总线的性能指标 带宽、位宽、频率 AT、ISA、PCI、AGP总线的基本概念与作用 地址、数据、寻址空间 外部总线（通信总线） IDE、SCSI、RS-232、RS-422和RS-485、USB、IEEE 1394总线的基本概念 了解I2C、SPI总线的基本概念与作用 （串行通信）

基本概念 1、判断题 11、利用74LS244实现245功能 17、16b,100MHz,5个CLOCK 对错错对错，对对错错对 两片244 =320Mbps =40MBps 244

基本概念 总线的概念与分类 ：片内总线、片间总线、系统总线和通信总线。 片内总线是指连接集成电路芯片内部各功能单元的信息通路， 片间总线是芯片引出的总线，用来实现一个电路板内芯片与芯片间的互联。片间总线又称为板内总线、元件级总线、芯片间总线。 系统总线是指连接微处理器、主存储器和I/O接口等系统部件的一组公共信息通路。系统总线又称为板级总线、板间总线或内总线。 通信总线又称为I/O总线或外总线，是指连接微型计算机主机与I/O设备、仪器仪表，甚至其它微型计算机的总线。

基本概念 总线特性与标准化 物理特性也称机械特性，是指总线的物理形态和布局、机械连接性能等， 功能特性是指总线中各个信号线的功能，比如地址总线传送地址信息，数据总线传送数据信息，而控制总线既传送各种控制信息 电气特性是指信号的传递方向、工作电平、负载能力的最大额定值等。 时间特性（即过程特性）定义每根线在什么时间有效，即总线上各信号有效的时序关系，一般用信号时序图来描述。

基本概念 （3）简述PCI总线的特点. 解:PCI总线是一种高性能的32位/64位标准总线,为系统提供了一个高速的数据传 输通路.其特点为: (1)突出的高性能,传输速率可达528MB/s,支持突发工作方式; (2)良好的硬件兼容性,可支持不同结构的处理器; (3)优良的软件兼容性,可完全兼容现有的驱动程序和应用程序; (4)支持即插即用; (5)支持多主设备系统; (6)相对的低成本,采用最优化的芯片和多路复用的体系结构; (7)适度地保证了数据的完整性,提供了数据和地址的奇偶校验功能,保证了数据的完整和准确; (8)定义了5v和3.3V两种信号环境.

（4）什么是USB？它有哪些特点？ 解: USB即通用串行总线,是一种万能插口,可以取代PC机上所有的串,并行连接器插口,其数据速率有两种:1.5Mb/s和12Mb/s(USB1.0版),最多可连接127个外设(包括 转接器HUB) USB的特点是:具有真正的"即插即用"特性;很强的连接能力,采用树形结构,最多可链接127个节点;成本低;省空间;连接电缆轻巧(仅4芯);电源体积小;可支持ISDN等高速数字电话信息通路接口.

CH4：存储器系统设计（～15） 熟练掌握存储器接口的芯片选择方法(译码方法) 标记74LS138芯片功能与特性 三种方法（全、部分、线译码） 物理地址空间与逻辑地址空间的关系【1—>(重叠空间数=2n )】 标记74LS138芯片功能与特性 引脚必记 熟练使用SRAM芯片、EPROM进行存储器系统的设计 包括地址空间分配、地址计算、空间大小计算、片选实现等 模板化设计、芯片数计算 位、字、位字扩展 熟练掌握译码电路对应地址空间的分析方法 从电路图判断存储器地址范围、空间大小 根据存储器地址范围设计电路图（不是唯一的）

例：2764为8K8的EPROM芯片，分析其地址范围 FA000~FBFFFH A19A18A17A16 A15A14A13 片内地址 起始地址： 1 1 1 1 1 0 1 00000 0000 0000 B 结束地址： 1 1 1 1 1 0 1 11111 1111 1111 B

了解DRAM中RAS、CAS的作用和动态存储器刷新方法 三种刷新方法 行、列地址分两次写入 了解24C64串行EEPROM芯片的基本工作原理及与8088的接口方法（不要求标记） 掌握16位和32位机中的存储器接口（字节编址的存储器系统中）

思考题 1、使用6264、28C64及必要的译码器和门电路组成一个主存储器，其中ROM容量为32KB（00000H ~ 07FFFH），RAM容量为16KB（0A000H ~ 0DFFFH）。设系统地址总线和数据总线分别为20位和8位，还有读写信号WR和I/O与存储器选择信号IO/M#，画出该主存储器的逻辑连接图。 2、使用6116（2K×8）、28C32（4K×8）及必要的译码器和门电路组成8086的主存储器，其中ROM容量为32KB（F8000H ~ FFFFFH），RAM容量为16KB（00000H ~ 03FFFH），画出该主存储器的逻辑连接图。(注意：采用双体结构）

作业解析 #A：80000H—83FFFH；16KB #B：A0000H—A7FFFH；32KX4b #D：B8000H—BBFFFH；16KX4b 或BC000H—BFFFFH；16KX4b

译码： 地址 合计：16KB+32KB+16KB=64KB #A：80000H—83FFFH；16KB #B：A0000H—A7FFFH；32KX4b #C：A0000H—A7FFFH；32KX4b #D：B8000H—BBFFFH；16KX4b 或BC000H—BFFFFH；16KX4b #E：同#D 合计：16KB+32KB+16KB=64KB

8086采用双体结构设置存储器

CH5-1：I/O接口1 （～10） 标记端口、接口的区别；统一编址与单独编址异同 熟练掌握I/O接口的芯片选择方法（译码方法） 方法类似 存储器译码

常用概念 (1)I/O接口: (2)I/O端口: (3)片选 I/O接口是把微处理器同外围设备(外设) 连接起来实现数据传送的控制电路,又称为'外设接口".各种I/O卡都是I/O接口,如"打印卡","显卡"和"声 "等. (2)I/O端口: I/O接口同外设之间传送三种信息一数据信息,控制信息和状态信息,这三种信息实际上是CPU通过接口同外设之间传送的信息,因此,在接口中必须有存放并传送这三种信息的 寄存器.这些可以由CPU用IN和OUT指令来读写的寄存器称为"I/O端口". (3)片选 解:片选信号以CE*(或CE)表示,只有当该信号有效时才能使接口芯片进入电路工作状态,以实现数据的输入输出.片选端通常同1/O地址译码器的输出端相连.因此,片选是由指定的I/O地址选中接口芯片以使其进入电路工作状态的过程.

CH5-2：中断和DMA控制器 （～5） 了解PC计算机的中断系统 熟悉8259A的内部结构、工作方式和工作原理 熟悉8259A的ICW的格式和初始化过程，了解OCW的格式和寻址方法， 标记DMAC实现存储器到存储器、M-I/O的传输过程 标记DMAC的传送送方式 熟悉8237A的内部结构、工作时序和级联方法 熟悉8237A的编程结构 了解8237A的内部寄存器的格式

常用概念- (1)周期挪用: (2)中断向量 : (3)正常EOI方式: 周期挪用是指利用CPU不访问存储器的那些周期来实现DMA操作,DMAC可以使用总线而不用通知CPU,也不会妨碍CPU的工作.周期挪用并不减慢CPU的操作,但可能需要复杂的时序电路,而且数据传送过程是不连续的和不规则的. (2)中断向量 : 所谓中断向量是指中断服务程序的入口地址.入口地址由两部分组成,即中断服务程序第一条指令第一个字节的"段基值"和"偏移量" ,是两个16位的逻辑地址,所以将入口地址称为"向量". (3)正常EOI方式: 这是8259A三种中断结束方式中的一种,属于EOI命令方式:EOI命令方式是指当中断服务程序结束之前向8259A发出EOI命令,将正在执行的中断服务寄存器ISR中的对应位清零;正常EOI方式采用普通EOI命令将ISR中所有已置位的位中优先级最高的位清零.它适用于完全嵌套方式的中断结束.

常用概念- (4)自动EOI方式 : (5)持殊EOI方式 : (6)溢出中断: 8259A的三种中断结束方式中的一种.这种EOI方式在第2个INTA*响应信号的后沿(上升沿)时,由8259A自动清除ISR中己置位的中断优先级最高的位,不必在中断服务程序结束前由CPU向8259A发出EOI命令. (5)持殊EOI方式 : 这也是8259A的三种中断结束方式中的—种,也属于EOI命令方式.持殊EOI方 式是采用持殊EOI命令在中断服务程序结束前向8259A发出结束命令,用来清除正在服务 的中断服务寄存器中的相应位(此时正在服务的中断优先级不一定是已置位中的最高位), 特殊EOI命令中带有用于指定ISR中相应位清零的三位编码信息.特殊EOI命令可以作为任何优先级管理方式的中断结束命令. (6)溢出中断: 8086内部中断中的一种;当程序中遇到INTO指令,而且当前的溢出标志OF=1时, 产生的中断为溢出中断.产生溢出中断时,INTO指令和OF=1两个条件必须同时满足.

常用概念- （1）简述中断传送方式的工作过程. 解: 采用中断方式传送数据,在硬件方面,在外设与CPU之间必须有一个具有中断控 制逻辑的接口电路,用来实现数据传送的控制,也可以是一般的接口电路(无中断控制逻 辑)加上一个专用的中断控制器(例如8259A可编程中断控制器),在软件方面,必须编制 一段“中断服务程序”,以完成CPU与外设之间的数据传送. 在中断传送方式中,通常在一个主程序中安排好在某一时刻启动某一外设后,CPU继 续执行主程序.此时.外设同时进行数据传送的准备工作.当外设完成数据传送的准备时, 通过中断控制逻辑向CPU发出中断请求, 在CPU可以响应中断的条件下(IF=1,在完成当前指今后),现行主程序被"中断",通过中断控制逻辑提供的"中断 类型码",从"中断向量表"中读入"中断向量"转去执行"中断服务程序",在中断服务程 序中完成—次CPU与外设之间的数据传送,传送完成后仍返回被中断的主程序,从断点处 继续执行,并等待外设的下一次中断请求.

常用概念- （2）简述DMA控制器的特点及功能. 解: DMA控制器是内存储器同外设之间进行高速数据传送时的硬件控制电路,是一种 实现直接数据传送的专用处理器,它必须能取代在程序控制传送中由CPU和软件所完成的 各项功能;它的主要功能是: 1)MAC同外设之间有一对联络信号线——外设的DMA请求信号DREQ以及 DMAC向外设发出的DMA响应信号DACK; 2)DMAC在接收到DREQ后,同CPU之间也有一对联络信号线——DMAC向CPU 发出总线请求信号(HOLD或BUSRQ),CPU在当前总线周期结束后向DMAC发出总线响 应信号(HLDA或BUSAK,DMAC接管对总线的控制权,进入DMA操作方式 . 3)能发出地址信息,对存储器寻址,并修改地址指针, DMAC内部必须有能自动加1或减1的地址寄存器. 4)能决定传送的字节数,并能判断DMA传送是否结束 .DMA内部必须有能自动减1的字计数寄存器,计数结束产生终止计数信号; 5)能发出DMA结束信号,释放总线,使CPU恢复总线控制权; 6)能发出读,写控制信号,包括存储器访问信号和I/O访问信号.DMAC内部必须 有时序和读写控制逻辑.

CH5-3：定时器计数器 (～10) 熟悉8253A的基本工作原理和内部结构 标记8253A的6种工作方式的原理与特点（特别是方式0~3）

8253的每个通道均可以通过编程选择6种工作方式之一，这6种工作方式是： (1)方式0 计数到零产生中断请求 (2)方式1 硬件可重复触发的单稳态触发器 (3)方式2 分频器 (4)方式3 方波发生器 (5)方式4 软件触发选通 (6)方式5 硬件触发选通

... 计数器选择 计数值形式 00:计数器0 0：二进制 01:计数器1 1：BCD码 10:计数器2 11:*8254读回 M1 M2 M3 RW0 RW1 SC0 SC1 工作方式选择 000：方式0 001：方式1 010：方式2 101：方式5 ... 计数值写入顺序 00: 读计数值(锁存) 01: 写低8位,高8位为0 10: 写高8位,低8位为0 11:先写低8位,后写高8位 计数器选择 00:计数器0 01:计数器1 10:计数器2 11:*8254读回 计数值形式 0：二进制 1：BCD码

门控触发后过N＋1个脉冲输出一个CL宽度的脉冲   方式0 方式1 方式2 方式3 方式4 方式5 功能 计完最后一个数中断 硬件触发单稳触发器 分频器 方波发生器 软件触发选通 硬件触发选通 启动条件 写入计数值 外部触发 重复条件 写计数值 自动重复 N与CLK和OUT关系 写入N后过N＋1个CLK后输出变高 单个输出脉冲宽度为N个CLK 每N个CLK输出一个CLK宽度脉冲 写入N后（偶）输出N/2个CLK高N/2个CLK低 写入N后过N＋1个CLK后输出一个CLK宽度的脉冲 门控触发后过N＋1个脉冲输出一个CL宽度的脉冲 改变计数值 立即有效 外部触发后有效 下一计数操作周期有效 写入控制字后的OUT 立即为低 高 GAT E 低或变低 禁止计数 禁止计数输出变高 上升沿 从初值开始重新计数 硬件触发信号启动计数 允许计数 计数器最小值 1 2 计数器最大值 计数到0后状态 继续减1计数 自动装初值后计数

常用概念- （1）8253—5在写入计数初值时,二进制计数和十进制计数有无区别 若有,有何区别？ 解: 采用二进制计数时,如果计数初值n为8位二进制数(十进制数≤255),则在用 MOV AL,n写入AL时,n可以写成任何进制数.如果计数初值n为16位二进制数(十进 制数≤65535),则可有两种方式写入,一种是把十进制数转换成4位十六进制数,分两次写入 对应的计数通道(光低后高); 另一种是把十进制数直接写入AX,即: MOV AX,n MOV PORT,AL ;PORT为通道地址 MOV AL,AH OUT PORT,AL 采用二进制计数时,必须把计算得到的计数初佰的十进制数后加上H,变为BCD码表示形式.例如n=50,则写为: MOV Al,50H OUT PORT,AL 如果n=1250,则写为 MOV AL,50H OUT PORT,AL MOV AL,12H OUT PORT,AL

常用概念- （2）8253A-5的通道0按方式3工作,时钟CLK0的频率为1MHz,要求输出方波的重复频率为40KHz,此时应如何写入计数初值. 解: 首先计算计数初值 1MHZ/40KHZ=25 若采用二进制计数,则写入方式为 MOV AL,25 OUT PORT0,AL ; PORT0为通道0的端口地址 若采用十进制计数,则写入方式为 MOV AL,25H OUT PORT0,AL

典型应用1 设计利用8253产生1秒的方波（已知时钟2MHz）的方案，写出初始化程序。（端口为50H和51H) 解： 2MHz / 1Hz = 2 000 000 > 65536 至少用两个计数器，多种组合，但必须精确，例如： 计数器1：1000 X计数器2：2000 500 X 4000 50 X 40000 工作方式选择 000：方式0 001：方式1 010：方式2 101：方式5 00:读计数值(锁存) 01:写低8位,高8位为0 10:写高8位,低8位为0 11:先低8位,后高8位 计数器选择D7D6 00:计数器0 01:计数器1 10:计数器2 计数值形式 0：二进制 1：BCD码

典型应用2 8253与8086采用如下方法连接，通道0产生1.5KHZ方波，通道1产生300HZ负脉冲，通道2产生50HZ方波，要求： 写出端口号了； 写出初始化程序。 工作方式选择 000：方式0 001：方式1 010：方式2 101：方式5 00:读计数值(锁存) 01:写低8位,高8位为0 10:写高8位,低8位为0 11:先低8位,后高8位 计数器选择D7D6 00:计数器0 01:计数器1 10:计数器2 计数值形式 0：二进制 1：BCD码

典型应用2解答 分析： 通道0工作在方式3，输出1.5Khz的方波，时间常数N0=2MHZ/1.5KHZ=1333 通道2工作在方式3，时间常数N2=（1/50）/（1/2M）=40000D=9C40H 时间常数N2=2M /50=40000D=9C40H 如果通道2工作在方式0，需要每秒写入计数初值50次，CPU开销大，不适合。 如果通道2工作在方式5，GATE2引脚需要脉冲上升沿来触发技术，复杂度高。 使用方式3或者方式2， GATE2引脚接+5V电压，可以重复循环计数，从而获得每秒50次的高电平信号，用于中断申请。 通道0的初始化程序： MOV DX, 306H ；控制口地址 MOV AL, 00110111B ；道0控制字，先读写低字节，后高字节，方式3，BCD计数 OUT DX, AL ； 写入方式字 MOV DX, 300H ；通道0口地址通道2初始化程序： MOV DX, 306H MOV AL, 10110110B ；方式3，2进制计数 OUT DX, AL MOV DX, 304H ； 通道2口地址 MOV AL, 40H OUT DX, AL MOV AL, 9CH OUT DX, AL MOV AL, 33H ；低字节 OUT DX, AL ；先写入低字节 MOV AL, 13H ；高字节 OUT DX, AL ；后写入高字节

CH6-1：I/O接口2（数字量） 标记8255A的控制字、内部寄存器寻址方法 能够熟练使用8255A进行灵活的综合应用，包括： 开关量输入、输出 打印机 阵列键盘 七段数码管

标记8255A的控制字、内部寄存器寻址方法 8255的A端口有3种工作方式（0-2），B口与C口有2种方式（0-1） D7 D6 D5 D4 D3 D2 D1 D0 特征位 A口 方式 0 输入 PC7~PC4 输出 B口 1 PC3~PC0 8255的A端口有3种工作方式（0-2），B口与C口有2种方式（0-1） 工作方式可以通过写入8255控制端口相应的内容来设置，D7=1 端口的数据读写是通过读写对应的端口实现的。C口的任何一位可以通过向控制端口输出来实现置位或清0，D7=0

典型应用1 如图，D0~D7连接到PC机 ISA总线对应线上，写出七段数码管显示0、2、4、6、8、A、C、E时的段码值，并给出8255A初始化程序段。给出开关“S1”按下时显示“5”，放开时显示”8“的8086汇编语言程序段

共阳且低有效时 abcdef abged fgbc afgcde PA PB PC DB 段码 段 dp g f e d c b a 点亮段 1 C0H abcdef F9H bc 2 A4H abged 3 B0H abcdg 4 99H fgbc 5 92H 6 82H afgcde 7。 78H abc+dp 8 80H abcdefg 9 A 88H abcefg 共阳且低有效时

典型应用2 现在将英文打印机连接到8255A芯片上，8255A连接到PC/XT总线上，如图5-2所示。已知有5us延迟程序Delay5us可供调用。 解答下列问题： （1）给出8255A的方式控制字（用16进制表示），写出初始化8255A的程序段； （2）完成判断打印机忙的程序段； （3）完成打印一个字符“A”的程序段。

按键检测的过程分为检测是否有按键、确定按键位置和计算按键编码等三个步骤。 典型应用3` 8255A PA0 PA7 PB0 PB7

8255A的PA输出、PCH输出、PCL输入；PB任意 BUSY：IN AL，82H TEST AL，0000 0100B JNZ BUSY MOV AL，DATA OUT 80H，AL ；数据送PA

MOV AL，0000 110 1B ；PC6设置高 OUT 83H，AL MOV AL，0000 110 0B ；PC6设置低 RET

CH6-2：I/O接口2（数字量） 熟练掌握8251的工作原理和异步方式下的初始化过程 掌握同步时的初始化过程 标记8251的编程结构

典型应用1 （1）画出两个8251实现7线连接逻辑电路图。 （2）使用8251实现7位Ascii码字符传送，如果线路最大波特率为1000bps，写出传输率为100字符/秒时8251进行异步通信的初始化程序（端口为80H和81H) 解题思路： 1000 bps / 100 cps=10 bpc 分多种情况讨论，同步方式？异步方式？ 同步时，可以，但不适合实际 异步时，每个字符10位，7位数据位（ASCII），一个起始位，其它可变： 10 – 7 – 1 = 2 (两种情况讨论） 2位停止位 1位停止位、1位校验位

7线连接逻辑电路图

基本概念 (1)INTE (2)OBF* (3)IBF 解:8255A用于中断传送时的中断允许信号,是一个无外部引出端的位于8255A内部 的中断允许触发器的状态位.通过软件对8255A中PCi的位操作来设定INTE是"0"还是 "1",以确定相应数据口能否用于中断传输,INTE="1",允许中断,INTE="0",禁止中断. (2)OBF* 解:输出缓冲器满,8255A工作于方式1输出时发出的数据选通信号.OBF*="0"(有效电平)时,表示CPU已将数据送到8255A的PA 口或PB口,并被锁存在相应端口上.当外 设向8255A返回响应信号ACK*时,OBF*被置为"1"(无效). (3)IBF 解:输入缓冲器满,8255A 工作于方式1输入时由8255A给外设的回答信号,表示外设输入的数据已写入输入缓冲器,通知外设暂不送新数.IBF内外设给8255A的选通信号 STB*变低后置为"1"(有效),由CPU的读信号RD*清为"0".

基本概念 (4)串行通信 (5)异步通信 (6)波特串 (7)串行异步通信的奇偶错 解:串行通信是计算机与计算机之间,以及计算机与外围设备之间进行信息交换的一种 方式,数据的各位按时间顺序依次通过一条传输线传送. (5)异步通信 解:串行通信的一种方式,以字符为单位传送信息,字符与字符之间不一定连续传送, 采用每个字符加规定的起始位以标识字符开始."位"与"位"之间是同步的,"字符"与 "字符"之间是"异步"的. (6)波特串 解:衡量串行通信时数据传送速度的重要标志.定义为单位时间内传送二进制数据的位 数,以位/秒(bps)为单位.1bps称为1波特. (7)串行异步通信的奇偶错 UART将接收到的一个字符(包括数据位和奇偶校验位)中"1"的个数进行统 计,检查其奇偶性是否符合原先的约定,若符合,奇偶错标志置"无效",若不符合,则奇 偶错标志置"有效".

(8)串行异步通信的帧错 (9)串行异步通信的溢出错 解:如果UART接收到的一帧信息不符合原先的约定,例如原先约定一帧信息由7位 数据,1位奇偶校验位,2位终止位组成,那么在接收端自接收到起始位("低电平")后的 第9位应为"高电平"(即终止位),如果接收到的第9位为"低电平",说明该帧信息装配 中有错.称为帧错(数据格式错). (9)串行异步通信的溢出错 解:UART的接收器中由"接收移位寄存器"和"接收数据寄存器"来接收输入的数 据,如果前一个字符在"接收数据寄存器"中还未被CPU取走,而后一字符又从"接收移 位寄存器"传送到"接收数据寄存器",势必会冲掉上一个字符,使上一个字符丢失,称为 串行异步通信的"溢出错",又称"丢失错".

简述题 （1）写出异步串行通信的字符格式. （2）说明RS—232C的电气特性. 解:根据异步串行通信的特点,异步串行通信的字符格式为: (1)数据位可由5位～8位任选: (2)奇偶校验位1位(可任选),奇校还是偶校可任选; (3)终止位(停止位)1位,1/2位,2位可任选,终止位为高电平; (4)信息传送从最低位开始,在最低位前加上1位起始位(低电平),作为字符起始的标识. (5)一个字符与一个字符之间可以紧接相连,也可以在字符之间插入1位到几位 "空闲位"(高电平). (6)一个字符从起始位到最后一个终止位构成一帧信息. （2）说明RS—232C的电气特性. 解：RS—232C的基本电气特性是规定了数据"0"和数据"1"的电平标准. +3V～+15V:数据“0”, -3V～-15V:数据"1",

（3）什么是DCE 什么是DTE 这两种设备在串行通信中的作用是什么. 解:DTE—数据终端设备, DCE—数据通信设备, （4）说明8251A引脚信号中RTS*,CTS*,DTR*和DSR的意义和作用. 解:8251A中RTS*,CTS*,DTR*和DSR*是8251A同MODEM相连的控制信号. RTS*和 DTR*是8251A送给MODEM的控制信号, CTS*和DSR*是MODEM送给8251A的状态信号. RTS*:请求发送,通知MODEM,CPU请求发送数据; DTR*:数据终端准备好,通知MODEM,CPU准备就绪; CTS*:清除发送,即允许发送,通知825lA和CPU,MODEM已做好准备,允许CPU 发送数据; DSR*:数据装置(数据通信设备)准备好,MODEM已做好准备. 在采用MODEM的串行通信系统中,8251A的这4条控制信号线直接同与之相连的 MODEM中相应引脚相连,用来协调8251A同MODEM之间数据信息的传输. 在不采用MODEM的串行通信中,两个计算机之间,或计算机与串行终端之间直接连 接,这4条控制信号线将用于在通信双方直接建立同步关系.

（5）对8251A进行初始化,要求:工作于异步方式,采用奇校验,指定2位终止位,7 位ASCII字符,波特率因子为16;出错指示处于复位状态,允许发送,允许接收,数据终 端就绪,不送出空白字符.内部不复位. 解:首先确定"方式指令字": 因是异步方式,波特率因子为16,则D1D0=10; 字符为7位ASCII字符,长度7位.则D3D2=10; 采用奇校验,则D5D4=01; 采用2位终止值,则D7D6=11; 则方式指令字为11011010B=DAH 然后确定"命令指令字",按题意应为 00010111B=17H 则初始化程序段为: (设8251A的端口地址为80H,81H) MOV AL,0DAH OUT 81H,AL MOV AL,17H OUT 81H,AL

第7章 模拟量输入输出接口 了解D/A转换器的工作原理 熟练掌握典型D/A转换器芯片DAC0832的应用方法

习题解答

右图：

考试题型 选择 填空或判断 简答 存储器的接口设计（不考DRAM） 8255接口的应用 8253或8251的接口应用 DAC0832或ADC0809的接口应用

2012年考试时间 2012年11月15日左右（待定） 答疑：西1楼573室 每周2下午5、6节 考前三天。

祝复习愉快，取得好成绩！ 桂小林