可编程逻辑器件及ASIC简介

可编程逻辑器件的发展 可编程逻辑器件的发展可划分为几个阶段： 70年代初到70年代中，PROM（Programmable Read Only Memory）、EPROM（Erasable PROM）、EEPROM（Electrically EPROM）. . . 70年代中到80年代中，PAL（Programmable Array Logic）、GAL（Generic Array Logic）. . . 80年代到90年代末，CPLD（Complex Programmable Logic Device）、FPGA（Field Programmable Gate Arra）. . .

基于ROM的组合逻辑 由于ASIC的高成本、长周期的瓶颈，市场首先推出了基于ROM的组合逻辑设备： 与逻辑函数相对应，能快速实现需要的逻辑 操作简单，无平台要求 工作速度慢 无法实现时序逻辑和大规模逻辑 功耗大，资源浪费较多

基于ROM的组合逻辑 基于ROM的2-Bit比较器逻辑实现：

PAL/GAL 1978年，第一个可编程逻辑阵列PAL发明： 原理：任何组合逻辑都可以描述成逻辑函数的乘积项之和SOP（Sum Of Product），就可以用可编程的与或阵列实现 基于PROM结构易于生产，能方便形成任意逻辑 工作速度提高，并可由与或结构+触发器构成时序逻辑 只可实现一次性编程 编程规模小，工作速度仍需要提高

PAL/GAL 基于PAL的半加器逻辑实现：

PAL/GAL 1984年，通用逻辑阵列GAL推出： 在PAL的基础上，改革了编程问题，实现了可反复擦除的逻辑器件 尽管GAL的性能有所提高，但基于PROM的架构无法实现更大规模的逻辑 由于可编程单元密度较低，PAL/GAL仅能适用于简单的数字逻辑电路，多用于译码和驱动电路

CPLD/FPGA Lattice首先推出了复杂通用逻辑阵列CPLD： 具有可编程的逻辑宏单元MC 采用全铜层等长连接线，可实现复杂的I/O单元互连 可预知电路延迟时间，实现精确的时序逻辑设计 CPLD可完成较复杂、较高速度的逻辑功能，如接口转换、总线控制等，从而实现人机接口模块、数据采集系统等功能设计

CPLD/FPGA 1985年，Xilinx推出了首款现场可编程逻辑阵列FPGA芯片XC2064： 具有可编程输入/输出单元、可编程逻辑单元、布线资源、嵌入式RAM、嵌入式功能单元、嵌入式专用硬核等丰富资源 可完成极其复杂的时序与组合逻辑电路功能，适用于高速、高密度的数字逻辑电路设计领域 具有几乎完美的现场编程架构，已成为新一代的电子硬件设计平台

CPLD/FPGA FPGA与CPLD对比： FPGA CPLD 实现方法 查找表 与或阵列或查找表 门规模 数百万门 数万门 延时 不可预测 固定 时序约束对FPGA非常重要 配置方式 多属于RAM型 一般为ROM型 FPGA通常需要外部的配置ROM 互连结构 分布式 集总式 FPGA布线更加灵活 成本价格 较高 较低 CPLD常用于实现低成本设计

FPGA的发展动向 基于FPGA的嵌入式系统（SoPC）技术： SoPC技术是SoC（System on Chip）技术在可编程器件领域的应用，这种技术的核心是在FPGA芯片内部构建处理器 Xilinx主要提供基于Power PC的硬核解决方案，Altera主要提供基于NIOSII的软核解决方案 通过提供完整的软硬件解决方案，可以让客户在短时间完成SoPC系统的构建和调试工作

FPGA的发展动向 高性能、高密度、低功耗的FPGA芯片： 早期的FPGA主要是完成接口逻辑设计，比如AD/DA、DSP的粘合逻辑，现在的FPGA正在成为电路的核心部件，完成关键功能，在高性能计算和高吞吐量I/O应用方面，FPGA已经取代了专用的DSP芯片，成为最佳的实现方案 虽然FPGA比DSP等处理器的功耗低，但是要明显高于专用芯片（ASIC）的功耗。随着FPGA性能和密度的提高，功耗也逐渐成为了FPGA应用的瓶颈

FPGA的发展动向 基于IP库的设计方法： 随着FPGA芯片密度不断提高，传统的基于HDL的代码设计方法很难满足超大规模FPGA的设计需要 专业IP库设计公司的不断增多，使得商业化的IP库种类越来越全面，支持的FPGA器件也越来越广泛 未来FPGA的设计者，主要工作是找到适合项目需要的IP库资源，然后将这些IP整合起来，完成顶层模块设计

FPGA的发展动向 FPGA的动态可重构技术：

ASIC ASIC：Application-Specific Integrated Circuits 单功能芯片 复合功能芯片 整体化芯片 保持现有系统结构，替换部分功能模块 自主知识产权，打破国外垄断 复合功能芯片 功能整合 System in Package 整体化芯片 输入、输出对接唯一的核心芯片

16通道Shaper、ADC、TDC、ATD板 ASIC 16通道Shaper、ADC、TDC、ATD板

ASIC 、FPGA、PCB板对比 PCB FPGA ASIC 实现方式 芯片 片内逻辑单元 基础逻辑门 集成度 低 高 极高 规模 小 固定可选 按需 安全 无 中等 功耗 受限 模拟/数字 混合 数字 周期 短 较长 成本 较低 研发期成本较高 开发复杂度 易 难

ASIC：工艺 材料 工艺 元件 电路形式 电路规模 Si Si-Bipolar D、BJT、R、C、L TTL、ECL、CML L NMOS D、NMOS、R、C NMOS、SCL VL CMOS D、P/N-MOS、R、C、L CMOS、SCL UL、G BiCOMS D、BJT、P/N-MOS、R、C、L ECL、CMOS VL、UL SiGe D、HBT、P/N-MOS、R、C、L ECL/SCL、CMOS L、VL GaAs MESFET D、LD、PD、MESFET、R、C SCL HEMT D、LD、PD、HEMT、R、C、L HBT D、LD、PD、HBT、R、C、L ECL、CML M、L InP SCL、CML M

ASIC：工艺

ASIC ASIC分类（模拟/数字） 全定制设计 半定制设计 实现所有需要的设计 标准单元设计 门阵列设计 结构化设计 单元库设计 基于IP核的设计

ASIC：开发流程 计算机服务器配置及相关软件安装及授权； 根据需求，选择工艺，厂商； 签订保密协议，获得技术库； 安装技术库，配置相关信息； 原理图：前仿真； 模块布图：DRC、LVS； 整体版图：RCX、后仿真； 厂商流片：与厂商的设计校验沟通； 交付芯片，封装，测试；

ASIC设计实例 LOCld（高速抗辐照VCSEL驱动器） 需求：ATLAS探测器对电子设备具有抗辐照的特殊需求，而商用产品在指定的辐照条件下，无法进行有效测试 辐照加固方案： 0.25μm Silicon-On-Sapphire CMOS 类型 方法 描述 物理类 屏蔽 通过芯片特殊层参杂和封装降低辐照剂量 结构 使用受辐射影响小的器件结构 材料 宽带隙（SiC、GaN）、绝缘体（SOI、SOS）衬底 布局 特殊的元件形状减小电离的影响 逻辑类 校验 通过scrubber 的方式不断修正已产生的错误 冗余 多份相同（逻辑）电路输出的判选（TMR 等） 看门狗 在逻辑长时间失常后重置相应逻辑/内容

ASIC设计实例 LOCld 结构图设计

ASIC设计实例 LOCld 版图设计

ASIC设计实例 LOCld 后仿真

ASIC设计实例 LOCld 芯片设计

ASIC设计实例 LOCld 封装测试