第7章 模/数和数/模转换电路 7.1 模/数转换电路 7.2 数/模转换电路

7.1 模/数转换电路 7.1.1 A/D转换的基本原理 1.采样与保持 2.量化与编码 采样就是对模拟信号按一定的时间间隔读取样值的过程，即将随时间连续变化的模拟信号转换为在时间上断续、能反映模拟信号变化规律的一串脉冲信号 数字编码信号 C ui uo uS 采样开关 S ADC量化、 编码电路 图7.1.1 A/D转换原理图 2.量化与编码 描述样值脉冲的幅度，首先要确定一个单位电压值，然后用单位电压值与每一个样值脉冲进行比较，取比较结果的整数倍表示样值脉冲电压幅度，这一过程就是量化。

t o u S i 1 2 3 4 5 6 7 8 图 . 采样波形图 在图7.1.2中，若样值脉冲电压的最大幅度为8V，当取量化单位△=1V时，可将脉冲电压量化为8级，即量化级为8，若采用3位二进制代码表示这些量化结果，则0≤uo＜1V的用000表示，1≤uo＜2V的用001表示……7≤uo＜8V的用111表示，这样就完成了样值脉冲的编码。 另一种量化方案是取量化单位△=16/15V，如图7.1.3所示。1△=16/15V（001），2△=32/15（010）……7△=112/15（111），并将0＜uo≤8/15V的采样脉冲电压用二进制代码000表示，则8/15＜uo≤24/15V用001表示，24/15＜uo≤40/15V用010表示……104/15＜uo≤120/15V用111表示。

7.1.2 A/D转换的常用技术 1.并联比较型ADC 2.逐次逼近型ADC 图7.1.4是一个3位并联比较型A/D转换电路原理图，它主要由电阻分压器、电压比较器、D触发器和三位二进制编码电路组成。VREF是基准点电压（或参考电压），ui 是模拟输入电压，其幅值在0～VREF之间，D2D1D0是编码器输出的三位二进制编码。 2.逐次逼近型ADC 图7.1.5是逐次逼近型A/D转换电路的原理框图。主要由逐次逼近型寄存器组、D/A转换器、电压比较器及逻辑控制电路组成。 R/2 D2 D1 D0 比较器 C7 C1 C2 C3 C4 C5 C6 VREF ui GND CP D Q + - R 寄存器 编码电路 图7.1.4 3位并联比较型A/D转换电路

转换开始时，在第一个启动脉冲CP作用下，将寄存器组清零，同时逻辑控制电路将寄存器组的最高位置1，其余位置零，即寄存器组输出10000000，该数字量加到D/A转换器,被D/A转换器转换为模拟电压uo，加到电压比较器的反相输入端。然后uo与模拟输入电压ui经电压比较器比较。若ui≥ uo，则电压比较器输出为1，经逻辑控制电路使寄存器组最高位的1保留(最高位寄存器置1)；若ui ≤ uo ，则电压比较器输出为0，经逻辑控制电路使寄存器组最高位的1去掉（寄存器置0），完成第一次比较。当第二个启动脉冲CP到来时，通过逻辑控制电路将寄存器组次高位置1，然后重复上述过程，依次进行D/A转换和比较，直到寄存器组的最低位比较完毕。最后，寄存器组寄存的各位数据经数据缓冲寄存器输出，完成A/D转换过程。 图7.1.5 逐次逼近型A/D转换原理图 启动脉冲CP Dn-1 ······ D0 电压比较器 模拟信号输入ui uo － + D/A转换器 逐次逼近型寄 存器组（SAR） 逻辑控制电路 数据缓冲寄存器 数字量输出

3.双积分型A/D转换电路 双积分型A/D转换电路的工作原理如图7.1.6所示，工作波形如图7.1.7所示。其转换过程主要包括两次积分。第一次是对输入的模拟电压ui，第二次是对参考电压-VREF进行反向积分，第二次积分所需要的时间反映了输入模拟信号ui的大小。 ui NTC 2nTC o -VREF T2 T1 t CP uo 图7.1.7 双积分A/D转换器工作波形1

第一次积分时间为T1，可知T1=2n×TCP T1时间内积分器的输出电压为： 第二次积分时间T2=N×TCP 即 则计数值

7. 1. 3 A/D转换器的主要技术指标 1. 分辨率与量化误差 2. 相对精度 3. 相对精度 7. 1 7.1.3 A/D转换器的主要技术指标 1.分辨率与量化误差 2.相对精度 3.相对精度 7.1.4 典型集成A/D转换电路简介 1.ADC0809 图7.1.8 ADC0809内部结构框图 ADDA ADDB ADDC ALE 8 路 输入 IN0 IN7 … 输出允许 （OE） D7 （MSB） VREF(-) VREF(+) 时 钟 CLOCK 启 动 START 比较器 模拟开关 地址锁存译码 控制及时序 逐次逼近寄存器 D/A 三态输出锁存缓冲器 转换结束 （EOC） D0 （LSB） …… 输出

2. AD574A 图7.1.10 AD574A内部结构框图 STS VCC AGND REFOUT 10 9 8 7 VEE 14 13 12 11 15 DGND 2 3 4 5 6 12/ A0 R/ CE 28 16～27 12位并行 数据输出 1 +5V 比较器 BIP 10V 20V 时钟 逐次逼近 寄存器 输出 缓冲器 + — D/A 转换器 基准 输入量程变换 控 制 逻 辑 图7.1.10 AD574A内部结构框图

输入端可设置成单极性输入，也可设置成双极性输入，如图7.1.11所示。

7.2 数/模转换电路 7.2.1 D/A转换的基本原理 图7.2.1所示是一个四级T型电阻网络。由两个R电阻和一个2R电阻组成一个T型电阻网络，从图中端左侧向右看去的并联电阻为R，且由端、端、端向右看去的并联电阻都是R。因此电路中的总电流和支路电流分别为： 若是n级T型电阻网络，则I0为：

图7.2.2是一个输入数字量为4位T型电阻网络D/A转换电路。D3～D0表示4位二进制数输入信号，S0～S3是4个模拟电子开关，其开关转换状态受控于4位二进制数输入信号的电平，如：当D3＝１时，开关S3接到运算放大器的反相输入端，使通过电阻2R的电流流向运算放大器反相输入端，经RF到负载。当D3＝０时，开关S3接到运算放大器的同相输入端，使电流I3流向运算放大器同相端到地。因此，运算放大器的输入电流可表示为： 由于图7.2.2中运算放大器连接成反相输入形式，其模拟输出电压可表示为： 如果电阻网络由n级组成，则D/A转换后的模拟输出电压可表示为： 若取 则D/A转换后的模拟输出电压可表示为：

7.2.2 D/A转换器的主要性能参数 1. 分辨率 2. 转换精度 3.转换时间 7.2.3典型集成D/A转换电路简介 DAC0832是美国国家半导体公司生产的8位电流输出型D/A转换芯片。其内部机构框图如图7.2.3所示。该芯片内部输入端接一个8位输入锁存器，可直接与CPU的数据线连接。锁存器的工作状态受控制，当为高电平时，8位输入锁存器的输出跟随输入信号变化，当为低电平时，输入数据被锁存。同理，8位DAC寄存器的工作状态受控制。DAC0832的外部引脚如图7.2.4所示。各引脚功能如下。

图7.2.3 DAC0832内部结构框图 RFB AGND DGND VCC VREF IOUT2 IOUT1 & 8位输入 锁存器 19 2 1 17 18 RFB AGND DGND VCC VREF IOUT2 IOUT1 IEL 7 6 16 4 5 14 15 13 11 12 8 & 8位输入 锁存器 8位DAC 寄存器 8位D/A 转换器 … DI0… DI7…