第八章 数字逻辑电路

前面学习了能够处理随时间连续变化的信号(模拟信号)的模拟电路，本章将继续学习能够处理不连续的突变信号(数字信号)的数字电路(digital circuit)。 目前，数字电路正快速向多功能、高集成方向发展，其中电子计算机技术就是在此基础上发展起来的。数字电路与电子计算机技术已经被广泛应用在医疗仪器和设备中。本章主要阐述逻辑控制、脉冲计数和数字显示的基本原理，介绍常用的计数器和A/D、D/A转换器。

主要内容 第一节 基本逻辑电路 第二节 双稳态触发器 第三节 脉冲的计数和显示 第四节 数模和模数转换

第一节 基本逻辑电路 所谓逻辑是指“条件”与“结果”的关系。逻辑电路(logic circuit)是用电路的输入信号反映“条件”，用电路的输出信号反映“结果”。电路的输出与输入之间构成一定的逻辑关系。

逻辑变量是指具有“真”、“假”两个值的量，在逻辑运算中用0和1两个数码代表逻辑值，0代表“假”，1代表“真”。在电子线路中，如果一个电压变量只取高、低两个电平，且在这两个电平之间的转换都是快速的，那么它们就可以作为逻辑变量。在正逻辑中，把低电平作为逻辑值0，把高电平作为逻辑值1。而负逻辑则相反。以下的内容只使用正逻辑。

一. 基本逻辑门电路 基本逻辑门电路有与门(AND gate)、或门(OR gate)及非门(NOT gate)，分别可以完成与、或、非三种逻辑运算。这三种逻辑运算可以用晶体二极管和晶体三极管等分立元件组成的电路来实现，也可以用集成电路来实现。

1. 与门电路 上图为简单的具有两个输入端的二极管与门电路、常用逻辑符号、逻辑表达式及真值表。 其中A、B分别为两个输入端，F为输出端。这种电路之所以能实现与运算，是因为输出端的电平被最低电平的输入端钳位，只有在输入端全为高电平时，输出端才能是高电平。也就是说输入全为1时，输出才为1。

从电路的结构来看，这种基本的与门电路有它的局限性：①输出低电平时，其值比输入端低电平高一个二极管的正向电压降，因此一个逻辑量连续通过2~3个这样的门电路后，代表0值的低电平就不再符合要求。②输出端为高电平时，向负载供应电流的能力受电阻R的限制，负载电流过大时，R两端的压降就不容忽视，代表1值的高电平就不再符合要求。③当输入端电平变化时，输出端电平的变化总是要落后一定的时间。此时间主要是由二极管在导通状态和截止状态之间的转换过程而产生的，称为门电路的延迟时间。

2. 或门电路 上图为简单的具有两个输入端的二极管或门电路、常用逻辑符号、逻辑表达式及真值表。 其中A、B分别为两个输入端，F为输出端。这种电路之所以能实现或运算，是因为输出端的电平被最高电平的输入端钳位，只要输入端有一个高电平时，输出就是高电平。也就是说输入有一个为1时，输出即为1。输入端全为0时，输出才为0。 这种或门电路的局限性与前面的与门相类似。

3. 非门电路 非门电路只有一输入端，输出端与输入端的状态总是相反。当输入端A是高电平时，输出端F是低电平；当输入端是低电平时，输出端则是高电平。 简单的非门电路实际就是一个反相器，适当选择RC和RB，当输入端A为高电平时，三极管饱和导通，输出端F为低电平(约为0．2伏)；当输入端A为低电平时(0伏左右)，三极管截止，输出端F为高电子(约为Ec)。这就是说，输入1时，输出0；输入 0时，输出1，实现了非运算。上图为电路、逻辑符号、逻辑表达式及真值表。

这种简单的非门电路具有如下特点：①由于晶体三极管是有源器件，输出电平不但不会逐级恶化，而且比输入端有所改善，作串联使用时无电平偏移。所以常用它和与门、或门组成与非门及或非门。②这种电路向负载提供电流的能力一般比较差。③电路的延时主要发生在输出电平由0变1时，这是由于三极管的延时主要产生在由饱和变为截止的恢复阶段上。

为了扩展逻辑功能，由上述三种基本逻辑门电路还可以组成多种复合门电路。如与门和非门串联可组成与非门，或门和非门串联可组成或非门，与门、或门和非门串联组成与或非门等。实际应用的逻辑系统往往具有较复杂的逻辑关系。它需要用一些基本门电路和复合门电路组合起来，以实现一定的逻辑功能。这种由若干个门电路组成的电路称为组合逻辑电路。常用的组合逻辑电路有编码器、译码器等，它们在数字电路中有着广泛的应用。

上图是数字频率计控制电路，其中的与门是用来控制脉冲信号能否进入计数器的开关。它有两个输入端；被测信号（频率为fx）经脉冲形成电路变成计数脉冲（重复频率fx）加到A端；控制与门开和关的信号（门控制信号）加到B端。 当门控信号为低电平0时，与门被封锁，输出F为低电平，A端的计数脉冲不能通过与门；当门控信号为高电平1时，与门被打开，A端的计数脉冲通过与门送入计数器进行计数。如果B端开门时间是1s，则计数器所累计的脉冲数正好是与门打开的这1s内通过的计数脉冲数目，即被测信号的频率。

二. 集成门电路 集成门电路可分为两大类： 一类是以半导体三极管为主要器件，称为双极型集成门电路；另一类是以MOS型场效应管为主要器件，称为MOS型或单极型集成门电路。

1. 双极型集成门电路 双极型集成门电路以与非门为基础。图为与非门的逻辑符号及逻辑表达式，其逻辑关系可解释为：当输入有低电平“0”时，输出为高电平“1”；当输入全为高电平“1”时，输出为低电平“0”。

由二极管和三极管组成的与非逻辑电路，简称DTL与非门。前面的一组二极管起到与的作用，后面的三极管起到非的作用。 由三极管和三极管组成的与非逻辑电路，简称TTL与非门。它主要有两个三极管组成，前一个多发射极三极管完成与运算，后一个三极管完成非运算。

由于与非门是有源器件，当多级与非门串联使用时，每级都有能量补充，因此各级输出电平不会因负载增加而逐级恶化。这样逻辑量可以连续通过多级门电路，但其级数还要受延时的限制。 TTL电路具有较快的开关速度，较强的抗干扰能力以及足够大的输出摆幅，所以是目前在各个领域包括医学电子设备中使用最广泛的逻辑电路系统。实际的集成门电路比这里的要复杂些，在输出端还有放大器和跟随器，用来保证逻辑电平符合要求，增加负载能力。

在一个实际的数字系统中，往往需要能实现多种多样逻辑功能的门电路，只有一种与非门作为基本单元使用起来显然是不方便的。在TTL门电路的系列产品中，常用的还有或非门、与或非门、与门、或门等等。虽然门电路的种类很多，但它们或者是由与非门稍加改动得到的，或者是由与非门中的若干部分组合成的，有的就是与非门的一部分。如，与非门只有一个输入端时成了非门；在与非门后再连一个非门成了与门；在与非门前面对于每个输入端各接一个非门成了或门。可以说与非门可以完成一切逻辑运算。因此，只要掌握与非门典型电路的工作原理和分析方法，就不难对其它形式的门电路进行分析了。

2. MOS型集成门电路 主要有三种类型，即PMOS、NMOS和CMOS集成门电路。 PMOS型门电路是由P沟道MOS型场效应管构成的，其电流是从源极流向漏极，通常使用-15V或-20V的负电源；NMOS型门电路是由N沟道 MOS型场效应管构成的，其电流是从漏极流向源极，使用5V正电源，可以与双极型门电路直接互相连接；CMOS型门电路是由P沟道 MOS型场效应管和N沟道MOS型场效应管组成的互补型MOS门电路，具有功耗极低、电源电压范围宽(5~15V)、抗干扰能力强、工作速度较快等优点，所以应用十分广泛。

三. 门电路的主要性能 1．逻辑电平 包括逻辑0值和逻辑1值的输出电平和允许输入电平。显然， 0值的电平必须低于最高允许输入的电平，1值的电平必须高于最低允许输入的电平，以便能够区分这两个逻辑值。这种最高和最低电平之间的差值称为逻辑摆幅。门电路的供电电源电压越高，摆幅越大，抗干扰能力越强，但延迟时间也越长，导致运算速度慢。

2．输入电流和输入阻抗特性 双极型门电路在输入为逻辑0值时，集射结导通，输入电流约为1mA；输入为逻辑1值时，输入电流约为几十微安。MOS门电路在逻辑电平不改变时几乎不消耗电流；但在栅极和源、漏极之间有数皮法的电容，在逻辑电平转换时，由于此处电容的充放电将产生不到一微安的电流。双极型门电路输入阻抗很低，而MOS门电路的输入阻抗则很高(108以上)，体现了MOS门电路在性能上的优越性。

3．输出电流和输出阻抗特性 输出电流的特性体现在门电路输出为逻辑0时吸收负载电流，输出为逻辑1时向负载提供电流。双极型门电路最大输出电流约为数毫安，而MOS门电路最大输出电流不到一毫安。双极型门电路输出逻辑0时，输出电阻约为10~20Ω；输出逻辑1时，输出电阻比输出逻辑0时大十倍。MOS门电路输出电阻约为数千欧。

4．延迟时间和开关时间 延迟时间为输入信号电平转变为50%到输出信号电平转变为50%的时间间隔。当输入方波足够陡峭时，从输出信号上升幅值的10%到 90%的时间为导通时间，从幅值的90%下降到10%的时间为截止时间。开关时间则是导通时间和截止时间的平均值。延迟时间略小于开关时间，其中TTL型门电路的开关时间为数纳秒，PMOS型门电路的开关时间略小于1µs，NMOS、CMOS则还要小。

在各种集成门电路中，TTL电路和CMOS电路应用最为普遍，现已被广泛应用在医学电子仪器中。两种电路有着它们各自的特点和用途，只有在了解工作原理的基础上，熟悉它们的逻辑功能、外特性、主要参数及使用时应注意的问题，才能正确的选取和使用它们。

第二节 双稳态触发器 前面讨论的各种门电路有一个共同的特点，就是在某一时刻的输出状态只取决于当时的输入状态。在数字电路中，还有另一类逻辑电路，其输出状态不仅与当时的输入有关，而且还取决于电路原来的状态，这种逻辑电路称为时序逻辑电路(sequential logic circuit)。

由门电路构成的双稳态触发器(bistable flip-flop)是时序逻辑电路的基础。双稳态触发器具有两个稳定状态，并能根据不同的输入信号被置成规定的状态。当输入信号撤掉后，它能保持原状态不变，因此具有记忆作用。

一. RS触发器 1. 基本RS触发器 由两个与非门交叉连接就可构成最简单的RS触发器，即基本RS触发器。 当 和 端都为1时，对输出状态无影响，触发器保持原来状态； 端的触发信号出现一个负脉冲时，触发器为1状态（Q=1），此过程称为置位； 端的触发信号出现一个负脉冲时，触发器为0状态（Q=0），此过程称为复位。

可见，只有当输入端 或 为0时，才能对触发器起控制作用，为1时则不起作用。因此，人们习惯将 和 上端划上逻辑非符号“一”，表示该端靠低电平触发。当 和 端同时为0时，则两个输出端同时为1，不再互补。而当两个输入端的低电平同时消失后(不同时消失的情况除外)，触发器恢复到0状态还是1状态则完全由一些偶然因素决定，无法预测。因此，这种触发器不允许 和 端同时输入负脉冲，除非它们不同时回到1。

基本RS触发器的工作波形见左图。 和 的最后一个负脉冲同时到来，但 的负脉冲较迟结束，因此触发器后面的状态由它决定。这种基本RS触发器在医学上常常被应用到一些过程控制的电路中，如可以通过一个脉冲来控制吸氧或输液控制装置的阀门启闭并保持到下一个脉冲到来。这种电路简单可靠，完全可以取代分立元件构成的双稳态电路。

2. 时钟控制的RS触发器 在数字电路系统中，经常要求各个触发器的状态随时间按同一节奏改变，以便使整个系统能步调一致地协调工作，即实现同步操作。这就需要各触发器受同一控制信号的作用，此控制信号可由一个发出固定频率脉冲的振荡器产生，它能像时钟一样准确地控制触发器的翻转时刻，被称为时钟脉冲(clock pulse)，记作CP。

上图是能够实现这种同步操作的RS触发器及逻辑符号，它比基本RS触发器增加了两个由时钟脉冲控制的与非门，该触发器称为时钟控制的RS触发器。

当CP=0时，使基本RS触发器( )=( )=1，触发器保持原来的状态不变，与输入信号R、S无关，触发器被CP封锁；当CP=1时，输入信号R经过G3变成 ，即( )= ,输入信号S经过G4变成 ，即( )= 。与基本RS触发器同样分析，即当R=S=0时，触发器保持原来的状态；当R=0，S=1时，触发器置位(1状态)；当R=1，S=0时，触发器复位；当R=S=1时，这种状态不允许出现。

右图为时钟控制的RS触发器输入和输出端的脉冲波形图。从图中可以看出，输出脉冲的变化都是在时钟脉冲CP出现时才能发生，即CP脉冲触发。而时钟脉冲结束后，输出脉冲将保持这一状态，一直到在后面的时钟脉冲期间，由输入脉冲R、S变化使之翻转。

二. 主从式触发器 1. 触发器的空翻问题 触发器最重要的用途之一是构成计数电路。右图是一个计数型触发器，它是把时钟控制的RS触发器的Q端反馈连接到R端， 端反馈连接到S端。

它的计数原理为：如果该计数型触发器的初始状态为0状态，即R=Q=0，S=Q=1，那么只要此时CP从0变到1，触发器就要翻转为1状态；同样道理，如果当前触发器的初始状态为1状态，即R=Q=1，S=Q=0，此时如果CP从0变到1，触发器就要翻转为0状态。也就是说，无论该触发器当前处于何种状态，只要CP从0变到1，触发器就要翻转一次。因此得出结论，在正常情况下，这种触发器每输人一个时钟脉冲就翻转一次，可用来计数。

但是，这种计数型触发器在输入时钟脉冲CP宽度过大时，并不能保证在一个时钟脉冲期间只翻转一次。这是因为，时钟脉冲到来时，即CP从0变到1，触发器从0状态翻转为1状态。之后，此状态又反馈回来，使R=1，S=0，由于CP仍保持为1，则触发器又将翻转一次，回到0状态。在CP没有回到0电平之前，触发器可以反复进行这种翻转。触发器在一个时钟脉冲期间的两次或两次以上的这种翻转称为空翻，这样就不能用触发器的翻转次数来记录时钟脉冲的个数。为了克服这一现象，便出现了主从式触发器(master-slave flip- flop)。

2. 主从式触发器 上图是由两个时钟控制的RS触发器和一个非门组成的主从式RS触发器的逻辑图，其中信号由从触发器输出，由主触发器直接输入。

当CP=1时，主触发器打开，它的输出端Q’和Q’的状态由输入端R、S的状态决定。此时CP=0，从触发器被封锁，Q’和Q’的状态不会影响其输出状态，Q和Q的状态不变。当CP=0时，主触发器被封锁，R、S的状态不会影响Q’和Q’的状态。此时 CP=1，从触发器被打开，其输出端Q和Q状态由主触发器输出端Q’和Q’的状态决定，也就是由开始时的R、S的状态决定。

由此可以看出，在CP从1到0的过程中，开始是将R、S的状态信息存入主触发器，之后再将该信息送入从触发器，使该主从式触发器在一个时钟脉冲期间最多只能发生一次翻转，克服了空翻现象。 由于主从式触发器是在CP从1变到0时翻转的，因此说触发器是在下降沿触发的。主从式触发器的逻辑符号中，在CP引线处方框内部的“^”和外部的小圆圈表示触发器的状态在CP下降沿时翻转。

三. 几种常用触发器 前面的主从式触发器也有不足之处，就是当R=S=1时，Q和Q全为1，这就破坏了触发器的逻辑关系，于是出现了具有其它逻辑功能的触发器。目前应用较多的有JK触发器、D触发器和T触发器等等。

1. JK触发器 JK触发器是一种功能比较完善，应用极为广泛的触发器。 它是将主从式触发器的输出端Q和Q分别反馈到主触发器的S、R输入端，再增加两个输入端J和K，就构成了JK触发器。

该触发器的逻辑功能为： J=0，K=0：CP脉冲触发后，触发器保持原来状态不变。 J=0，K=1：无论触发器原来状态如何，当CP脉冲触发后，触发器输出为0状。 J=1，K=0：无论触发器原来状态如何，当CP脉冲触发后，触发器输出为1状。 J=1，K=1：CP脉冲触发后，触发器状态总是与原来相反。在这种情况下，触发器具有计数功能。 可见，JK触发器不存在不定状态，其逻辑功能比RS触发器完善，可用作计数器、寄存器等。

2. D触发器 如果触发器只需一个输入端，可以把JK触发器的J端通过一个非门接到K端，即K=J。以J端作为信号输入端D，构成了D触发器。 当D触发器D=0时，相当于JK触发器J=0，K=1的情况，CP脉冲触发后，触发器输出为0状态；当D=1时，相当于JK触发器J=1，K=0的情况，CP脉冲触发后，触发器输出为1状态。可见，D触发器只有一个信号输入端，当D有信号输入时，在CP脉冲触发后，输出端Q的状态等于D端的状态。

3.T触发器和T’触发器 如果把JK触发器的J、K连接在一起作为T端，称为T触发器。 当T=0时，即相当于J=0，K=0的情况，CP脉冲触发后，触发器保持原来状态不变；当T=1时，即相当于J=1，K=1的情况，CP脉冲触发后，触发器状态总是与原来相反。 由于当T=1时，每来一个时钟脉冲，触发器就翻转一次，所以可以用它来计数。如果将T端去掉，在计数脉冲(时钟脉冲)的作用下，触发器的状态随着计数脉冲的输入而改变状态，即计数脉冲触发后的状态和触发前的状态相反。一般把这种去掉T端的T触发器叫T’触发器。

第三节 脉冲计数和显示 在医学研究和应用领域，常常需要利用自动计算脉冲个数的装置。如在核医学中自动计算γ射线的脉冲数；临床检验中自动计算红细胞数；在很多医学仪器中需要计算时间，其实就是计算一个固定频率的振荡器发出的脉冲个数。这种装置就是计数器(counter)。

一. 计数制 现在普遍使用的计数法是十进制，这是由人们长期使用屈指计数的方法而形成的。十进制计数的含义是： (1)使用十个符号，即由0逐渐加1得到的数：0~9，这些数称为数码； (2)每个数码代表的数值大小与它在数字量中的位置有关，位置决定权重，而权重都是十的整数幂； (3)整个数字量的数值是每个数码乘以权重后得到的数值之和。如： 609.75=6×102+0×101+9×100+7×10-1+5×10-2 这里的“10'’称为基数。任何自然数都可作为基数，以自然数n为基数称为n进制。

在逻辑电路中，逻辑值以电势的高和低来代表，分别对应于逻辑代数中的数码1和0。因此在数字电路中很自然都采用二进制，它只需要0和1两个数码。如十进制中的609.75在二进制中表示为： 1001100001.11=1×29+0×28+0×27+1×26+1×25+0×24+0×23+0×22+0×21+1×20+1×2-1+1×2-2 由于人们已经习惯于十进制，在数字电路中也可以用二进制来表示十进制：每四位二进制数表示一个十进制的数码，并且放在十进制计数法的相应位置上，称为二-十进制。

如十进制数609.75在二-十进制中表示为： 每四位二进制数能够表示一个0~15的十进制数，下面为它们的对照表。

一切算术运算规律的基础是两个一位数加法运算规律，包括进位规律。在二进制中非常简单： 0+0=0，0+1=1，1+0=1，1+1=10 最后的算式即逢二进一。而在二-十进制中，加法运算的进位规律要复杂一些：在每组四个二进制数码内部按着二进制加法进位规律进位，但当加到1010时，需向前一组数进位，并同时将本组数码清为0000。 由于二进制和二-十进制都只使用0、1两个数码，这与逻辑代数相同，所以一切数学运算都可用能够进行逻辑代数运算的逻辑电路来完成，也正因如此才产生了电子计算机。

二. 二进制计数器 计数器是一种能够计算脉冲个数的逻辑电路，是数字电路中最常用的逻辑部件之一。计数器的种类很多，如按其计数制来分：有二进制计数器和十进制计数器等；按其计数的增减趋势分：有加法计数器、减法计数器和可逆计数器；按计数脉冲引入的方式来分：有异步计数器和同步计数器两种。

计数器的应用很广，可以说在每一种数字设备中，几乎都有计数器。计数器同时也可以作分频器，其功能是每输入n个脉冲就发出一个脉冲(n为任何自然数)。频率极低的振荡器不易制作，而且也不易整形成方波，使用分频器便可解决这一问题。如在心脏起搏器和其他一些医学仪器中，都会使用分频器从较高频率的振荡器中获得低频方波。

1. 异步二进制加法计数器 按照二进制的加法法则，在组成二进制加法计数器时，构成计数器的各触发器应满足：①每输入一个脉冲，触发器应翻转一次。②当低位触发器由1状态变为0状态时，应输出一个进位信号加到高位触发器的计数输入端。

由四个JK触发器构成的四位异步二进制计数器。 计数脉冲CP由最低位触发器F0的C0端输入，即C0=CP。各触发器的J、K端均悬空，相当于接高电平，即J=K=1。故每输入一个CP脉冲后，Q0就翻转一次，而各触发器之间均为低位的Q端与高位的C端相连，即C1=Q0,C2=Q1,C3=Q2，因此每当低位触发器由1态变为0态，就有一个进位信号使高位触发器翻转一次。

计数器在开始工作之前，一般需要把所有的触发器置为0状态，简称计数器清零。把各触发器的直接置0端RD连在一起并作用一个统一的清零脉冲就可以实现计数器清零。 清零后的计数器当输入第一个CP脉冲后，F0由0态变为1态，其它触发器保持0态；第二个CP脉冲输入后F0由1态变回0态，Q0的下降沿产生一个负跳变使F1翻转，从0态变为1态，F2和F3状态保持不变。以此类推，当16个CP脉冲后，全部触发器又还成0态。

计数器的工作波形图

二进制加法计数器的状态转换表。

从表中可以看出，计数器四个输出端的组合Q3Q2Q1Q0恰好是表示15以内十进制输入脉冲数的四位二进制数。若要计算更多的脉冲数则需要计数器包含有更多的计数型触发器；如要计算0~63范围内的脉冲数则需要6个计数型触发器(设这种触发器个数为N，则能记录的脉冲数为2N)。

从其工作波形中还可以看出，每经过一级触发器，脉冲的周期就增加一倍，频率为原来的1/2，即从Q0端输出的波形频率为CP频率的1/2，称为二分频；从Q1端输出的波形频率为CP频率的1/4，称为四分频，……。因此计数器也可以作分频器。 如果输入脉冲是均匀的，那么输出也是高电子和低电平持续时间相同的均匀方波。

2.异步二进制减法计数器 前面讨论的是加法计数，但在有些情况下需要减法计数。如要预置一定的时间，当减至零时去触发某些控制。 可以用同样的办法组成异步二进制减法计数器，与加法计数器相比，惟一区别在于低位触发器是从Q端(而不是Q端)连到高位触发器的计数输入端。 计数原理及分析：略

异步二进制计数器的特点是：计数脉冲只输入最低位触发器，而其它各位触发器则由相邻的低位触发器输出脉冲的下降沿来触发，因此各触发器的翻转时刻不同，故称异步计数器。异步计数器的计数速度受到限制，若要提高速度，可将计数脉冲同时加在每一个触发器上，使各触发器的输出状态变化与计数脉冲同步，这就构成了同步计数器。

3. 同步二进制计数器 用JK触发器组成同步计数器比较方便。对于JK触发器，若J=K=0，则输出状态维持不变；而在J=K=1时，每输入一个CP脉冲，其输出状态改变一次。由于同步计数器中输入计数脉冲同时接到所有触发器的CP输入端，因此只要控制各触发器的J、K端，使它们按计数顺序翻转即可。 同步二进制计数器有同步二进制加法计数器、同步二进制减法计数器和同步二进制可逆计数器。

还有一种计数器，它能够满足有时用加法计数，有时用减法计数，并且能够经常在它们之间进行切换，这种计数器就是可逆计数器。将同步二进制加、减法计数器合并在一起，再用一根加/减控制线来控制加法计数或减法计数，就构成了可逆计数器。

三. 十进制计数器 由于人们的习惯，在需要直接显示的地方，使用十进制比二进制方便。 十进制计数器采用的是二-十进制计数法，它要求：加法计数时在达到1001(十进制9)时，再加1应返回到0000(十进制0)，同时发出进位信号；减法计数时在达到0000(十进制0)时，再减1应为1001(十进制9)，同时发出借位信号。 十进制计数器完全可以由二进制计数器改造而成，即用二进制数来表示十进制数，因此十进制计数器也称为二-十进制计数器。集成的十进制计数器通常是与二进制计数器兼容的，并可以用一条输入线来控制计数制之间的转换。

集成的四位二进制计数器与相应的外加逻辑电路就可构成十进制计数器。四位十进制加法的计数器逻辑电路如图所示，其中G1、G2、G3为与非门，G2和G3组成RS触发器，R、S端分别接在 G1的输出端和CP脉冲上，G3输出端接计数器的复位端RD，G4为或非门。

1 封锁G4 计数脉冲消失，G3被封锁 G2、G3组成的RS触发器不再互补，下次脉冲到来时，G3输出变为0，使计数器复位成0000，G1的输出端随之为1，RS触发器的状态不变。 本次脉冲消失时，G3输出立即变为1，G2为0，解除对G4的封锁，也结束了G3输出的复位脉冲。同时，经过反相输出一个进位脉冲，RS触发器不再改变状态。此时该计数器完全按着二进制加法计数器计数，直至计数器的计数再次达到1001时，重复上述过程。

从以上的工作波形可以看出，十进制计数器也可以做分频器。在输入脉冲的前十个周期中，Q2和Q3都只有一个脉冲输出，称为十分频，Q2的占空系数为2/5，Q3的占空系数为1/5。而Q1在此期间有两个脉冲输出，且分布不均匀，在某些情况下不能作五分频使用。

四. 数码显示 脉冲计数装置须配有显示设备才便于观察。为能方便地读取数字结果，需要把数字电路中的二进制数以十进制数码的形式直观地显示出来，这就需要数码显示(digital display)电路。

1. 半导体数码管 数码管有辉光数码管、荧光数码管、液晶数码管和半导体数码管等，其中半导体数码管是由发光二极管(LED)组成的一种数码显示器件，可发光。将多个发光二极管按分段式排列、封装，就构成了半导体数码管。 半导体数码管有红、黄、绿等颜色，具有亮度高、工作可靠、寿命长等优点，目前得到了广泛的应用。

上图是七段半导体数码管和字段排列图。利用七个发光二极管的不同组合，可表示出数字0～9的形状。如要显示数字4，就使b、c、f、g四个二极管导电而发光，其余的不导电而熄灭。用半导体数码管做显示器件时，需要专用译码器来翻译输入信号，并点亮与之对应的字段。

2. 译码器 译码器(decipherer)在医学中的使用场合很多。如医疗设备上的数字仪表需要显示译码器；计算机和逻辑阵列中也需要地址译码器。译码器种类较多，以半导体七段数码管译码器为例，它是用七个发光二极管构成七个字段，因此译码器就要有七个输出端a、b、c、d、e、f、g，它们分别与相应字段的电极相连。译码器有四个输入端，分别为四位二进制数Q3Q2Q1Q0，可由十进制计数器输出端提供。

根据各个数字的构成情况，可列出译码器的真值表。表中输出端a~g为1表示相应的字段有电流通过而发光，为0表示相应的字段没有电流通过而不发光。

目前，在数字电路系统中已广泛采用集成电路译码器，甚至还把计数器、译码器、驱动器和数码管构成的显示电路集成在一块集成电路中，使用起来就更方便了。 3. 数码管显示电路 由于半导体数码管的每段电流较大，所以集成译码器的输出端通常带有驱动电路。右图为译码器的一个输出端(a端)的驱动电路。 当译码器输出端a为高电平时，晶体管V饱和导通，发光二极管(a字段)通过足够大的电流而发光。实际应用中由显示电路构成的数字显示装置还应包括一些控制电路，例如复位电路、控制计数开始和停止的控制门电路和当计数满时封锁计数脉冲进入的电路等。

第四节 数模转换和模数转换 随着数字电子技术的发展，数字电子计算机已被广泛地应用于医学各领域。然而，计算机的输出和输入信号都是数字量，在计算机内部的信息也是以数字形式进行传送和处理的。而各种医学检测仪器的主要检测对象是一些非电学物理量，如血压、体温、血氧分压等。这些非电学量经传感器一般都转化成随时间连续变化的模拟电学量，这些模拟量在送入计算机处理之前必须先转换成数字量，才能被计算机接收。

另一方面，计算机的输出结果是数字量，它又必须被转化成为模拟量，才能推动执行机构实现对被控对象的控制。把数字量转换成模拟量的电路称为数模转换器(digital-analog vonverter)，简称D/A转换器(或DAC)；把模拟量转换成数字量的电路称为模数转换器(analog-digital converter，简称A/D(或ADC)。D/A和A/D转换器是数字设备和控制系统之间的接口电路，是微型计算机应用于医学自动控制的关键部件。

根据工作原理不同，D/A和A/D转换器可分成直接转换式和间接转换式两大类。直接转换式是把输入的模拟量直接转换成数字信号输出；间接转换式是把输入的模拟量先转换成某中间变量(如时间、频率等)，然后再把中间变量转换成数字信号输出。

一. 数模转换器 1. 权电阻数模转换器 实现数模转换的基本方法是将数字量的每一位代码，按其权的大小转换成相应的模拟量，然后将代表各位的模拟量相加，所得到的总和就是与数字量成正比的模拟量。根据这种转换原理可以得到多种数模转换器，其中最简单的是权电阻数模转换器。

上图是一个四位权电阻数模转换器的电路图，包括参考电压UR、电子开关、权电阻网络和运算放大器。

设一个以二进制数码表示的四位数字量D=d3d2d1d0，并用这四位二进制代码 分别控制电子开关S3、S2、S1、S0。例如，当di=1时，Si接UR，该支路电阻有电流通过；di=0时，Si接地，该支路电阻无电流通过。 各支路的总电流流经反馈电阻Rf建立起输出电压。为了简化计算，设Rf=R/2。根据叠加原理可知流入运算放大器的总电流为： I=

因此，运算放大器的输出电压为： 对于一个n位权电阻D／A转换器则有： 上式说明权电阻D/A转换器的输出电压Uo的大小与二进制数值成正比，比例系数为UR/2n，从而实现了数模转换。

由于电阻的阻值是按照二进制不同位的权进行匹配的，所以这种转换器又叫权电阻网络。权电阻D/A转换器的各位同时转换，速度快。如果其位数较多，需要的权电阻数目也会随之增多，电阻之间的差值就会增大。电阻范围越大，集成起来就越困难。此外，该转换器的精确度与各权电阻阻值的关系极大，但在很大的阻值范围内做到高精度是很难实现的。因此，这种转换器实际中用得很少，但它的转换机理则非常有用。

2. 四位T型电阻网络数模转换器 在T型电阻网络中，从任一输入端Si看进去（此时Si接UR，其它输入端接地），其总电阻均相同，即等于3R。 电阻网络仅用两种阻值，R和2R。它们连结成T型。此电路由于阻值品种少，可采用一致性好的同批产品，因此可达到较高的精度。 在T型电阻网络中，从任一输入端Si看进去（此时Si接UR，其它输入端接地），其总电阻均相同，即等于3R。

根据推导可以证明，T型电阻网络D/A转换器输出的模拟量与数字量的关系与权电阻网络的关系一致，均成正比关系，比例系数为UR/2n。 和权电阻D/A转换器相类似，T型电阻网络D/A转换器的输入数字量的各位是同时转换的，转换速度快。由于它需要的电阻阻值种类少，范围小，所以与权电阻D/A转换器相比应用更为广泛。随着集成电路技术的发展，集成数模转换器得到了广泛的应用。集成数模转换器的芯片型号较多，常用的有8位和12位的。

3. D/A转换的主要技术指标有： (1)分辨率：指D/A转换器的最小输出电压(对应于数字量只有最低有效位为1)与最大输出电压(对应于输入数字量所有有效位全为1)之比。 对于n位D/A转换器，其分辨力为1/(2n-1)。显然位数越多，分辨力越高。所以有时也用位数来表示分辨力。 (2)线性度：对于理想的D/A转换器，数字量输入的等量增加所产生的对应的模拟量输出的增量也应相等。而实际上并非如此。把偏离理想的输入-输出特性的最大偏差与满刻度输出之比的百分数定义为非线性误差，通常用非线性误差表示线性度。

(3)精确度：D/A转换器的精确度是表示实际模拟输出与理想模拟输出相差的程度。这种差值由转换过程的各种误差引起。但主要是静态转换误差，它包括：①非线性误差(电子开关导通的电压降和电阻网络电阻值偏差产生的误差)；②比例系数误差(参考电压UR及比例电阻偏离标准值引起的误差)；③漂移误差(由运算放大器零点漂移引起的误差)。 (4)建立时间(转换速度)：D/A转换器从送入数字信号起，到输出电压达到稳定值所需要的时间。

二. 模数转换 在模数转换中，因输入的模拟信号在时间上是连续量，输出的数字信号是离散量。要把随时间变化的模拟量转换成数字量，在转换时必须在一系列选定的瞬间对输入的模拟信号采样，即取某一时刻或某一极小时间间隔的模拟量进行转换，然后再把这些采样值转换为输出的数字量。下面仅以应用较广泛的逐次逼近式模数转换器为例简单介绍一下转换原理。

上图为逐次逼近式模数转换器的原理框图。它由时钟脉冲发生器、逻辑控制电路、逐次逼近寄存器、数模转换器和电压比较器等部分组成，原理与天平称重原理相似，即逐次在天平上增加砝码，且砝码一个比一个小一半，直到砝码全用完。 寄存器是由触发器构成的，用来暂时存放二进制数。当模数转换器启动后，首先将寄存器清零。此时输入时钟脉冲，通过逻辑控制电路使寄存器最高位预置成1，再将此二进制数通过数模转换器转换成相应的模拟电压UA，UA被送到电压比较器的一个输入端，令其与另一个输入端的待转换模拟电压Ui进行比较，如果UA>Ui，说明预置的数字量偏大，应将寄存器的最高位置成0；如果UA<Ui，说明预置的数字量偏小，就将寄存器的最高位保留为1，然后按同样办法再将次高位置成1，并按上述方法将此二进制数转换为模拟量与Ui进行比较，确定次高位的1是否应该保留。

之后，再用同样的办法逐次进行试探，一直到最低位为止。此时，寄存器中的二进制数便可用来表示模拟量Ui的值，这样就完成了模数转换过程。 可见，比较是逐次进行的，首先从最高位进行比较，用比较的结果来确定该位是1还是0，这样一直比较到最低位。位数越多，转换的时间就越长。逐次逼近式模数转换器的主要特点是只用一个比较器，电路简单，且速度比较快，转换精确度高。同时，集成的模数转换芯片易与微机接口。因此，逐次逼近式模数转换器应用也较广泛。

A/D转换的主要技术指标有： 分辨率、精确度、转换时间和输入模拟电压范围等。