逻辑门电路.

Presentation on theme: "逻辑门电路."— Presentation transcript:

1 逻辑门电路

2 §2.1 概述 门电路的作用：是用以实现逻辑关系的电子电路，与基本逻辑关系相对应。
§2.1 概述 门电路的作用：是用以实现逻辑关系的电子电路，与基本逻辑关系相对应。 门电路的主要类型：与门、或门、与非门、或非门、与或非门、异或门等。 一般采用正逻辑 门电路的输出状态与赋值对应关系： 正逻辑：高电位对应“1”；低电位对应“0”。 负逻辑：高电位对应“0”；低电位对应“1”。 混合逻辑：输入用正逻辑、输出用负逻辑；或者输入用负逻辑、输出用正逻辑。

3 Vcc 1 V 0V K开------VO输出高电平，对应“1” 。 K合------VO输出低电平，对应“0” 。 Vcc R VO K
0V Vcc V 电子开关？？ 裕量，抗干扰！

4 正向导通： 二极管 反向截止： 开关 作用 饱和区： 三极管（C,E) （FET） 截止区： 开关接通 开关断开 C B 开关接通 C E

5 模拟电子开关 ——晶体管大信号应用（P189）

6 定性分析 载流子聚/散 稳态等效电路

7

8

9 开关速度比BJT低 杂散电容 时间常数较大

10 uGS=uC-uI Complementary-Symmetery Mental-Oxide-Semiconductor

11 §2.2 分立元件门电路 一、二极管与门 F D1 D2 A B +12V 逻辑变量 逻辑函数 ( uD=0.3V )

12 A B F 逻辑式：F=A • B & A B F 逻辑符号：

13 二、二极管或门 F D1 D2 A B -12V

14 A B F 逻辑式：F=A+B 1 A B F 逻辑符号：

15 三、三极管非门 嵌位二极管 R1 D R2 A F +12V +3V

16 逻辑式： 1 A F 逻辑符号：

17 四、与非门 R1 D R2 F +12V +3V 三极管非门 D1 D2 A B +12V 二极管与门 & A B F 逻辑式： 逻辑符号：

18 采用类似的方法还可以构成或非门、异或门等。
分立元件门电路的缺点： 1. 体积大、工作不可靠。 2. 需要不同电源。 3. 各种门的输入、输出电平不匹配。

19 §2.3 集成逻辑门 数字集成电路：在一块半导体基片上制作出一个完整的逻辑电路所需要的全部元件和连线。使用时接：电源、输入和输出。数字集成电路具有体积小、可靠性高、速度快、而且价格便宜的特点。 双极型： TTL （ Transistor— Transistor Logic）… MOS型：CMOS （Complementary-Symmetery MOS） …

20

21 名称 100个以下：小规模集成电路 ( Small Scale Integration :SSI ) 几百个：中规模集成电路
（Medium Scale Integration :MSI ) 几千个：大规模集成电路 （ Large Scale Integration :LSI ) 一万个以上：超大规模集成电路 （ Very Large Scale Integration :VLSI )

22 +5V c1 T1 F TTL与非门的内部结构 R1 R2 R4 3k 750 100 b1 T3 A T2 T4 B R5 C T5
360 750 100

23 CMOS反相器 UCC S T2 D T1 ui uo PMOS管 工作原理：
ui=0时： ugs2=UCC ， T2导通、T1截止，uo=“１”； ui=1时： T1导通、T2截止，uo=“0”。 NMOS管 CMOS反相器

24 电压传输特性 输出高电平 uo(V) ui(V) 1 2 3 “1” uo(V) ui(V) 1 2 3 输出低电平 UOH UOH
以TTL为例 电压传输特性 输出高电平 uo(V) ui(V) 1 2 3 UOH “1” uo(V) ui(V) 1 2 3 UOH (3.4V) 输出低电平 UOL (0.3V) UOL (0.3V) 阈值UT=1.4V 传输特性曲线 理想的传输特性

25 1. 输出高电平UOH、输出低电平UOL UOH2.4V UOL 0.4V 便认为合格。 典型值UOH=3.4V UOL=0.3V 。 2.输入高电平UIH、输入低电平UIL 3.噪声容限：抗干扰能力

26 uo(V) ui(V) 1 2 3 UOH (3.4V)

27 4.扇出系数 门电路输出能驱动同类门的个数。带负载能力。 (与非门的扇出系数一般是10)

28 5.平均传输延迟时间 t ui 典型值：3  10 ns 50% t uo 50% 输出下降延迟时间tpHL 输出上升延迟时间tpLH

29

30 门电路输出结构改进 三态输出门 （Three-State Output Gate, TS门） 开路门（OC/OD门） * 针对任何逻辑门

31 三态门 (以与非门为例） 使能端高电平 起作用 使能端低电平 & A B F 符号 功能表 & A B F 符号 功能表

32 +5V F R4 R2 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c1 A B D E E— 控制端

33 +5V c1 T1 F 1. 控制端E=0时的工作情况： 1 R1 R2 R4 3k D E b1 T3 T2 T4 A R5 B 截止
截止

34 +5V c1 T1 F 2. 控制端E=1时的工作情况： 截止 1 R1 R2 R4 3k D E 高阻态 b1 T3 T2 T4 A R5
+5V F R4 R2 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c1 A B D E 1 导通 高阻态 截止

35

36 三态门的用途 作为电路与总线间的接口电路。 工作时，C1、C2、C3分时接入高电平。

37 开路门 +5V & c1 T1 F 符号 集电极悬空 F = ABC UCC R1 R2 3k RL b1 A T2 B C T5 R3
集电极开路门—OC门（以与非门为例） RL UCC +5V F R2 R1 3k T2 R3 T1 T5 b1 c1 A B C & 符号 集电极悬空 F = ABC 应用时输出端要接一上拉负载电阻 RL 。 特点：RL 和UCC 可以外接。

38 漏极开路门—OD门（以与非门为例）

39 开路门的用途 输出级 F=F1F2F3 实现“线与”功能 UCC UCC RL RL F F1 T5 F2 & F3
分析：F1、F2、F3任一为0（通），则F=0。 F1、F2、F3全为1（止），则F=1 。 F=F1F2F3

40 电平转换——调整RL 和UCC 可以 得到不同的输出
大电流驱动 & J +30V 220V D

41 附: 门电路的常见逻辑符号 与门 或门 非门 F=A•B F=A+B A 1 F & A B F A B F 1 

42 与非门 或非门 OC门 (两输入与非) 1 A B F  & A B F & A B F  国标

43 三态门 (两输入与非) 与或非门 A B & 国家标准 + A B C D F & 1