《EDA技术与PLD设计》 第3章 FPGA/CPLD的结构与应用 通信工程学院 尹廷辉讲师 二五年三月二日
本次课主要内容 3.1 可编程工艺 3.2 可编程器件的结构 3.3 CPLD和FPGA的区别 3.4 可编程器件的主流公司和产品 3.1 可编程工艺 3.2 可编程器件的结构 3.3 CPLD和FPGA的区别 3.4 可编程器件的主流公司和产品 3.5 可编程器件的配置
熔丝元件
反熔丝元件
浮栅编程元件
SRAM编程元件
EPM7128S的PIO块
可编程逻辑器件的内部结构
CPLD内部的与或阵列 逻辑阵列 全局 清零 全局 时钟 来自 I/O引脚 并行 扩展项 寄存器旁路 通往 I/O 模块 时钟 清零选择 快速输入选择 2 寄存器旁路 通往 I/O 模块 Q D EN PRN 乘积项选择矩阵 ENA CLRN 时钟 清零选择 清零 共享 逻辑 扩展项 逻辑阵列 通往 PIA
ALTERA XILINX FPGA： FLEX系列：10K、10A、10KE，EPF10K30E APEX系列：20K、20KE EP20K200E ACEX系列：1K系列 EP1K30、EP1K100 STRATIX系列：EP1系列 EP1S30、EP1S120 CPLD： MAX7000/S/A/B系列：EPM7128S MAX9000/A系列 ALTERA FPGA： XC3000系列， XC4000系列， XC5000系列 Virtex系列 SPARTAN系列：XCS10、XCS20、XCS30 CPLD： XC9500系列：XC95108、XC95256 XILINX
主流的可编程逻辑器件公司 其他PLD公司： ACTEL公司： ACT1/2/3、40MX ATMEL公司：ATF1500AS系列、40MX ispLSI系列：1K、2K、3K、5K、8K ispLSI1016 、ispLSI2032、 ispLSI1032E、ispLSI3256A MACH系列 ispPAC系列： LATTICE VANTIS （AMD） CPLD 其他PLD公司： ACTEL公司： ACT1/2/3、40MX ATMEL公司：ATF1500AS系列、40MX CYPRESS公司 QUIKLOGIC公司 SO MUCH IC！ FPGA CPLD
三大可编程逻辑器件公司样片
在系统可编程（ISP）技术 未编程前先焊接安装 在系统现场重编程修改 系统内编程--ISP 减少对器件的触摸和损伤 允许现场硬件升级 允许一般的存储 样机制造方便 支持生产和测试流程中的修改 减少对器件的触摸和损伤 不计较器件的封装形式 允许现场硬件升级 迅速方便地提升功能
ALTERA 的 ByteBlaster（MV）下载接口 此接口既可作编 程下载口，也可作 JTAG接口
ALTERA的FPGA常用配置器件
ALTERA的CPLD器件编程 10芯下载口 接口各引脚信号名称
CPLD的JTAG编程方式
主系统通用 10针标准 配置/下载接口 PIN1 目标板10针标准 配置接口 OTP配置器件插座
FPGA的OTP配置器件使用方法
编译前选择配置器件 注意，被编译文件的工程名为“DAC”， 因此，其配置文件名应该为“ DAC . POF ” 选择Global Project Device…项
对于低芯核电压FPGA （如EP1K30），需选择此 项，电路中的配置芯片 应该接3.3V工作电压。 选择配置芯片的型号为EPC1PC8 选择PS模式
编译
打开通用编程器编程窗口 选择配置器件生产商 选择器件类型 选择器件型号
双击编程文件后，进入“File type” 窗，选择文件类型为“POF”： Programming Output File 进入工程文件夹， 选择编程文件 器件接插方式 选择编程文件 双击编程文件后，进入“File type” 窗，选择文件类型为“POF”： Programming Output File
打开编程窗口 编程缓冲器中的 DAC.POF文件码 注意文件芯片 型号是否对！ 编程窗
开始编程
将编程完毕的配置 器件插在相应的 电路系统上