第8章 信号的产生 8.1 信号源概述 信号源的作用和组成 信号源的分类 正弦信号源的性能指标

8.1.1 信号源在电子测量中的作用和组成 1.信号源的作用 信号源是能够产生不同频率、不同幅度的规则或不规则波形的信号发生器。 信号源的用途主要有以下三方面： ☆ 激励源。 ☆ 信号仿真。 ☆ 标准信号源。

2. 信号源的组成 信号输出 主振器 缓冲 调制 输出 电 源 监测 信号发生器结构框图

8.1.2 信号源的分类 1. 按频率范围 大致可分为六类：  超低频信号发生器 0.0001Hz～1000Hz； 8.1.2 信号源的分类 1. 按频率范围 大致可分为六类：  超低频信号发生器 0.0001Hz～1000Hz；  低频信号发生器 1Hz～1MHz；  视频信号发生器 20Hz～10MHz；  高频信号发生器 200KHz～30MHz；  甚高频信号发生器 30KHz～300MHz；  超高频信号发生器 300MHz以上。

2. 按输出波形,大致可分为：  正弦波形发生器；  脉冲信号发生器；  函数信号发生器；  噪声信号发生器。 3. 按照信号发生器的性能指标 可分为：  一般信号发生器；  标准信号发生器；

8.2 .1正弦、函数发生器 正弦信号发生器 1. 低频信号发生器 低频信号发生器频率范围一般为20Hz～20KHz，故又称音频信号发生器 1.  低频信号发生器 低频信号发生器频率范围一般为20Hz～20KHz，故又称音频信号发生器 主振级 缓冲 放大 电平 控制 功率 衰减器 阻抗 变换 电平调节 波段 调节 频率 细调 电平指示 低频信号发生器组成原理

2. 高频信号发生器 高频信号发生器输出频率范围一般在300KHz～1GHz，大多数具有调幅，调频及脉冲调制等功能 输出 主振级 波段 选择 2.  高频信号发生器 高频信号发生器输出频率范围一般在300KHz～1GHz，大多数具有调幅，调频及脉冲调制等功能 输出 主振级 波段 选择 频率 细调 缓冲 调制级 输出级 调制振荡器 监测器 外调制 输入 高频信号发生器原理框图

8.2.2 脉冲信号发生器 常见的脉冲信号有矩形、锯齿形、阶梯形、钟形和数字编码序列等 ： 8.2.2 脉冲信号发生器 常见的脉冲信号有矩形、锯齿形、阶梯形、钟形和数字编码序列等 ： u t o （a）矩形波 （b）锯齿波 （c）阶梯波 （d）钟形脉冲 （e）数字编码序列 常见的脉冲信号 脉冲发生器的分类（根据用途和产生脉冲的方法）：通用脉冲发生器、快速（广谱）脉冲发生器、函数发生器、数字可编程脉冲发生器及特种脉冲发生器等。

8.2.2 通用脉冲发生器 通用脉冲发生器能够满足一般测试的要求，能够调节脉冲重复频率、脉冲宽度、输出幅度及极性等。 输出 脉宽，上升/下降沿 控制 主振级 同步放大 延时级 脉冲形成 输出级 同步脉冲输出 外同步 触发输入 外触发 脉冲信号发生器组成原理

函数发生器的性能和组成 函数发生器能输出方波，三角波，锯齿波，正弦波等波形，具有较宽的频率范围（0.1Hz～几十MHz）及较稳定的频率。 频率控制网络 三角波 缓冲器 正弦波综合及缓冲 正恒 流源 负恒 比较器 方波 外部频率控制 函数 选择 及其 它波 形产生 输出放大 输出滤波 直流 补偿 积分 电路 函数发生器基本组成原理

8.3 锁相频率合成信号的产生 8.3.1 频率合成的基本概念 频率合成原理 频率的代数运算是通过倍频、分频及混频技术来实现。 代数运算 8.3.1 频率合成的基本概念 频率合成原理 频率的代数运算是通过倍频、分频及混频技术来实现。 频率1输出 石英晶体 代数运算 （加、减、乘、除） 频率合成原理 频率n输出 基准频率

2. 频率合成分类及特点 ⑴直接频率合成 通过频率的混频、倍频和分频等方法来产生一系列频率信号并用窄带滤波器选出，下图是其实现原理。 晶振 谐波发生器（倍频） 分频（÷10） 8MHz 混频（+） 2MHz 滤波 2.8MHz 0.28MHz 6MHz 6.28MHz 0.628MHz 3MHz 3.628MHz 直接式频率合成原理框图 1MHz 9MHz 优点：频率切换迅速，相位噪声很低。 缺点：电路硬件结构复杂，体积大，价格昂贵，不便于集成化。

一种间接式的频率合成技术。它利用锁相环（PLL）把压控振荡器（VCO）的输出频率锁定在基准频率上. ⑵锁相式频率合成 一种间接式的频率合成技术。它利用锁相环（PLL）把压控振荡器（VCO）的输出频率锁定在基准频率上. 优点：易于集成化，体积小，结构简单，功耗低，价格低等优点。 缺点：频率切换时间相对较长，相位噪声较大。 ⑶直接数字合成（DDS） 是基于取样技术和数字计算技术来实现数字合成，产生所需频率的正弦信号 优点：能实现快捷变和小步进，且集成度高，体积小 缺点：频率上限较低，杂散也较大。

3. 频率合成技术的发展 各种频率合成方式的综合: 直接式、间接（锁相环）式和直接数字式频率合成技术都有其优缺点 ，单独使用任何一种方法，很难满足要求。因此可将这几种方法综合应用，特别是DDS与PLL的结合,可以实现快捷变，小步进及较高的频率上限。

8.3.2 锁相环（PLL）的基本概念 1. 锁相环基本工作原理及性能 锁相环是一个相位环负反馈控制系统。该环路由鉴相器（PD）、环路滤波器（LPF）、电压控制振荡器（VCO）及基准晶体振荡器等部分组成 。 锁相环控制系统原理图 fr Vr VCO PD LPF Vo fO Vd 鉴相器完成输入与输出信号的相位比较，其输出反映它们之间的相位差。 环路滤波器用于滤除鉴相器输出中的高频成分和噪声。压控振荡器实现 对输入频率的跟踪，以降低输出信号与输入信号的相位差， 从而实现频率的跟踪。

锁相环的主要性能指标: 同步带宽 ：锁定条件下输入频率所允许的最大变化范围 捕捉带宽 ：环路最终能够自行进入锁定状态的最大允许的频差 环路带宽 : 锁相环的频率特性具有低通滤波器的传输特性，其高频截止频率称为环路带宽。

2. 锁相环的基本形式 ⑴倍频式锁相环 倍频环实现对输入频率进行乘法运算，主要有两种形式：谐波倍频环和数字倍频环。数字倍频环在反馈回路加入数字分频器,锁相环路锁定时，f0=Nfi . （a） 谐波倍频环 VCO PD LPF fO=Nfi fi 谐波 形成 Nfi fo=Nfi （b）数字倍频环 ÷N 倍频式锁相环原理图 ×N PLL （c）倍频环简化图

分频环实现对输入频率的除法运算，与倍频环相似，也有两种基本形式。 ⑵分频式锁相环 分频环实现对输入频率的除法运算，与倍频环相似，也有两种基本形式。 分频式锁相环原理图 VCO PD LPF fo=fi/N fi ÷N （b）数字分频环 谐波 形成 （a）谐波分频环 PLL （c）分频环简化图

⑶混频式锁相环 混频环实现对频率的加减运算 PD LPF VCO M （＋） fi1 fi2 fo+fi2 （b）相减混频环 （－） fo= fi1+ fi2 fo-fi2 （a）相加混频环 fo= fi1- fi2 混频锁相环 + PLL - （c）相加环简化图 （d）相减环简化图

单环合成单元存在频率点数目较少，频率分辨率不高等缺点，所以一个合成式信号源都是由多环合成单元组成 3.多环合成单元 单环合成单元存在频率点数目较少，频率分辨率不高等缺点，所以一个合成式信号源都是由多环合成单元组成 fo= Nfi1+ fi2 3400～5100 KHz 10KHz PD2 LPF2 VCO2 M （－） fi2 fi1 fo-Nfi1 Nfi1 内插振荡器 环1 环2 倍频环 加法混频环 （a） 双环合成器原理结构框图 100～110KHz ×N PLL + fo=N fi1+ fi2 （b） 双环合成器简化结构框图 双环合成器原理结构图 VCO1 PD1 LPF1 谐波 形成

8.４ 直接数字合成技术 １ DDS组成原理 8.４.１ 直接数字合成基本原理 8.４.１　直接数字合成基本原理 １ DDS组成原理 直接数字合成（Direct Digital Synthesis）的基本原理是基于取样技术和计算技术，通过数字合成来生成频率和相位对于固定的参考频率可调的信号。 　设取样时钟频率为，正弦波每一周期由Ｎ个取样点构成，则该正弦波的频率为：

2 相位累加器原理 当改变地址计数器计数步进值（即以值M来进行累加），同样可以改变每周期采样点数，从而实现输出频率的改变 。 N 锁存器 频率控制字 M 相位累加器 fr 波形存储 RAM D/A转换 LPF fo 24～48位 14～16位 相位累加器原理 每来一个时钟，N位相位累加器将频率控制字M与相位寄存器的输出累加。同时，相位寄存器序列的高M位去寻址相位/幅度查找表RAM。

３．ＤＤＳ性能： 1. 频率合成器的频率分辨力是： 2. 设相位累加器位数为N，频率控制字为M，参考时钟频率为fc，则DDS输出频率为： 实际应用中一般取1≤M≤(N-2) 截断误差：一般舍去N的低位，只取N的高A位（如高16位）作为存储器地址，使得相位的低位被截断（即相位截尾）。由于地址截断而引起的幅值误差，称为截断误差。

8.４.2 DDS频率合成信号源 1 单片集成化的DDS信号源 串/并选择 6位地址或串行编程 8位并行数据 FSK/BPSK/HOLD数据输入 4×～20×参考时钟倍乘 频率累加器 相位偏移及调制 + 相位累加器 相位转换器 300MHzDDS 参考时钟 滤波 器 12位D/A M/ DAC复位 频率控制字/相位字启停逻辑 I/O 更新 读写 可编程寄存器 48位频率控制字 14位相位偏移/调制 I/O端口缓冲 12位 AM调制 比较器 模拟输入 时钟输出 AD9854 DDS结构 - 输出 输出

2 基于可编程芯片的DDS频率合成信号源 单片集成的DDS芯片合成信号波形的种类较少，灵活性较差，不便于任意波发生器等场合的应用。基于可编程芯片实现的DDS信号合成可具有更大的灵活性。 相位累加器 参考 时钟 相位 调制器 D/A转换 滤波 CPU 接口 输出 频率控制字 波形 存储器 SRAM 基于可编程芯片的DDS频率合成信号源

Verilog HDL设计顶层文件

3 DSS/PLL组合的频率合成信号源 DDS与PLL组合的合成信号源可以有多种形式，下图是一种环外混频式DDS/PLL频率合成的原理。 PD LPF VCO ÷K DDS 混频器 带通滤波 fr fc fo DDS/PLL混频式频率合成原理 fP fD 基准信号源 此时输出频率为：

8.5 合成信号源简介 8.5.1 任意波形发生器 AWG的工作原理 8.5.1　任意波形发生器 任意波发生器（Aibitray Wave Generator）：能产生任意波形的信号发生器 。 AWG的工作原理 任意波形发生器的原理与DDS基本相同，如下图所示 波形存储器 D/A转换器 滤波器 fs 输出 任意波形发生器原理

函数、任意波形发生器