圖形編輯設計法 與實驗板簡介 VHDL數位電路實習與專題設計

內容大綱 1-1 MAX+PLUSII 軟體的安裝與設定 1-2 圖形編輯設計簡介 1-3 在Windows 2000 or XP 下安裝Byteblaster 1-4 直接套用MAX+plusII 中的74系列元件 1-5 使用參數性函數(Mega Function) VHDL數位電路實習與專題設計

1-1 MAX+PLUSII 軟體的安裝與設定 VHDL數位電路實習與專題設計

1-1 MAX+PLUSII 軟體的安裝 1.連線到Altera網站【http://www.altera.com】下載 Download VHDL數位電路實習與專題設計

MAX+PLUS II Student Edition VHDL數位電路實習與專題設計

1-1 MAX+PLUSII 軟體的安裝 3.點選【student10.2.exe】 下載軟體 Download VHDL數位電路實習與專題設計

1-1 MAX+PLUSII 軟體的安裝 4.安裝與註冊MAX+plusII 10.2 Baseline軟體 安裝軟體 啟動軟體 VHDL數位電路實習與專題設計

1-1 MAX+PLUSII 軟體的License設定 1.點選【Options】→【License Setup…】 License Setup VHDL數位電路實習與專題設計

1-1 MAX+PLUSII 軟體的License設定 2.點選【System Info…】，進入License Setup視窗 System Info… VHDL數位電路實習與專題設計

1-1 MAX+PLUSII 軟體的License設定 3.記下硬碟序號後點選【OK】 VHDL數位電路實習與專題設計

1-1 MAX+PLUSII 軟體的License設定 4.連線至Altera網站索取License，點選首頁中之【Licensing】選項 Licensing VHDL數位電路實習與專題設計

1-1 MAX+PLUSII 軟體的License設定 5.選擇【MAX+PLUS II Software for Students and Universities】 VHDL數位電路實習與專題設計

1-1 MAX+PLUSII 軟體的License設定 6.點選【Version 10.1 or 9.23】→【Continue】 VHDL數位電路實習與專題設計

1-1 MAX+PLUSII 軟體的License設定 7.填妥硬碟序號後點選【Continue】 填妥硬碟序號 VHDL數位電路實習與專題設計

1-1 MAX+PLUSII 軟體的License設定 8.填妥個人資料後點選【Continue】 VHDL數位電路實習與專題設計

1-1 MAX+PLUSII 軟體的License設定 VHDL數位電路實習與專題設計

1-1 MAX+PLUSII 軟體的License設定 10.收到Altera公司的E-mail回信後，將信件的附加檔案(授權檔license.dat)存到安裝路徑的max2work資料夾裡 VHDL數位電路實習與專題設計

1-1 MAX+PLUSII 軟體的License設定 11.回到MAX+plusII的License Setup視窗，指定方才儲存的license.dat，接著點選【OK】 1 2 3 4 VHDL數位電路實習與專題設計

1-1 MAX+PLUSII 軟體的License設定 12.完成License的設定，在按下【OK】鈕之後，此時可發現Licensed Features中多了很多功能。 VHDL數位電路實習與專題設計

1-2 圖形編輯設計簡介 1-2-1 圖形設計快速入門 1-2-2 檔案的編繹 1-2-3 電路的功能模擬 1-2-4 建立電路符號檔 1-2-5 平面配置與晶片規劃 1-2-6 程式下載與測試 VHDL數位電路實習與專題設計

1-2 圖形編輯設計簡介 1-2-1 圖形設計快速入門 VHDL數位電路實習與專題設計

1-2-1 圖形設計快速入門 1.執行MAX+PLUSII程式，進入軟體操作介面後，先開啟一個新的檔名【File】→【New】，本例中我們選擇圖形編輯檔（Graphic Editor file）。 VHDL數位電路實習與專題設計

1-2-1 圖形設計快速入門 2.再選擇【File】→【Save as】…，將編輯檔案命名為halfadd.gdf存入指定的資料夾中（不可將檔案存放於根目錄下，且資料夾名稱不可以為中文）。 VHDL數位電路實習與專題設計

1-2-1 圖形設計快速入門 3.選擇 【File】→【Project】→【Set Project to Current File】，將專案(project)名稱設定成與現在所編輯的檔案名稱一致。選擇 【File】→【Project】→【Set Project to Current File】，將專案(project)名稱設定成與現在所編輯的檔案名稱一致。 VHDL數位電路實習與專題設計

1-2-1 圖形設計快速入門 4.在圖形編輯器中，當我們在視窗中用滑鼠左鍵點選，則會出現一黑點閃動；若我們快速連續點選兩次（雙擊）時，則會出現Enter Symbol的對話窗 。 VHDL數位電路實習與專題設計

1-2-1 圖形設計快速入門 5.我們可進行在Enter Symbol對話框中的Symbol Name欄裡依序輸入“xor”和 “and2”，接著再同樣的作法分別加入input以及output等symbol，以產生電路所需的元件。 VHDL數位電路實習與專題設計

1-2-1 圖形設計快速入門 6.元件腳位的連線工作 VHDL數位電路實習與專題設計

1-2-1 圖形設計快速入門 7.輸入與輸出腳位的命名: 以滑鼠左鍵點選PIN_NAME的地方，當文字部份出現黑色編輯方塊時即可重新輸入字元或更改檔名，電路中每一個輸入輸出腳位都應有一個獨立的名稱。 VHDL數位電路實習與專題設計

1-2 圖形編輯設計簡介 1-2-2 檔案的編繹 VHDL數位電路實習與專題設計

1-2-2 檔案的編繹 1.儲存、檢查和簡易編繹：選擇【File】→ 【Project】→【Save & Check】 VHDL數位電路實習與專題設計

1-2-2 檔案的編繹 2. Compiler 視窗若直接按【Start】執行時，所進行的時序模擬會加入訊號通過元件之時間延遲的考量因素，並非理想的邏輯狀態。此處我們先選定【Processing】→【Functional SNF Extractor】選項作簡易的編繹 VHDL數位電路實習與專題設計

1-2 圖形編輯設計簡介 1-2-3 電路的功能模擬 VHDL數位電路實習與專題設計

1-2-3 電路的功能模擬 1.開啟一個新的檔案，選擇【File】→【New】→【Waveform Editor file】 VHDL數位電路實習與專題設計

1-2-3 電路的功能模擬 2.儲存檔名，選擇【File】→【Save As】將該Waveform檔存於所建立檔案之資料夾裡，檔名與專案名稱相同（延伸檔名為*.SCF） 3.輸入所欲分析的電路節點：【Node】→【Enter Nodes from SNF…】 VHDL數位電路實習與專題設計

1-2-3 電路的功能模擬 4.按「List」鍵，再點選List後所列出的有效節點，並依個人需求將接腳或節點選取到右邊框內。 VHDL數位電路實習與專題設計

1-2-3 電路的功能模擬 5.輸入腳位的波形定義 VHDL數位電路實習與專題設計

1-2-3 電路的功能模擬 6.按下【Max+plusII】→【Simulator】執行波形的模擬。 VHDL數位電路實習與專題設計

1-2-3 電路的功能模擬 7.時序分析器（Timing Analyzer）的使用： 若我們重新選擇【File】→【Project】→【Save & Check】來編繹程式，並在【Processing】下取消【Functional SNF Extractor】的勾選以進行完整的編繹時，此時時序的模擬結果便會加入延遲的因素考量： VHDL數位電路實習與專題設計

1-2-3 電路的功能模擬 接下來我們可使用時序分析器（Timing Analyzer）來檢查傳輸延遲的情形。首先在【MAX+plusII】下選擇【Timing Analyer】選項以開啟Timing Analyzer視窗： Timing Analyzer VHDL數位電路實習與專題設計

1-2-3 電路的功能模擬 接著我們只要按下Delay Matrix下的Start鈕，即可得到所有節點之間的延遲分析結果： ： VHDL數位電路實習與專題設計

1-2 圖形編輯設計簡介 1-2-4 建立電路符號檔 VHDL數位電路實習與專題設計

1-2-4 建立電路符號檔 1.執行【File】→【Create Default Symbol】，產生電路符號檔。 VHDL數位電路實習與專題設計

1-2-4 建立電路符號檔 2. 【File】→【Edit Symbol】：產生電路符號後，可進入編輯器編修電路符號。 VHDL數位電路實習與專題設計

1-2 圖形編輯設計簡介 1-2-5 平面配置與晶片規劃 VHDL數位電路實習與專題設計

1-2-5 平面配置與晶片規劃 1.若要規劃腳位及進行燒錄驗證，則我們必須先選取晶片型式；以MAX7000S EPM7064SLC44-10這顆晶片為例，我們先執行【Assign】→【Device】選項，指定這顆IC，然後再作一次完整的編繹程序。 。 VHDL數位電路實習與專題設計

1-2-5 平面配置與晶片規劃 在編繹視窗裡【Fitter】區塊下方有一個標示rpt的圖示，若我們在其上以滑鼠連續雙擊時，便會彈出一份halfadd.rpt的文件，裡面詳細記錄了我們的設計體佔用多少個Logic Cells（LCs）、使用多少個Pin腳等資訊，我們也可由此得知CPLD之資源使用比率。 VHDL數位電路實習與專題設計

1-2-5 平面配置與晶片規劃 2.平面配置是透過平面編輯器來設定電路輸出入腳位在CPLD晶片裡的擺置需求，其作法是先點選【MAX+plusII】→【Floorplan Editor】選項，在進入Floorplan Editor後若看不到所選定晶片之上視外觀的話，只要選【Layout】→【Device View】即可得到如下面的圖狀。 VHDL數位電路實習與專題設計

1-2-5 平面配置與晶片規劃 3. 為了配合各類不同實驗板周邊接腳設定的要求，我們必須自行更改接腳佈局，此時我們得選擇【Layout】→【Current Assignments Floorplan】功能 。 VHDL數位電路實習與專題設計

1-2-5 平面配置與晶片規劃 4.再來我們以滑鼠拖曳的方式將各接腳依規劃需求拖到晶片的I/O腳位去，屆時被選取的接腳系統將以不同於黑白的色彩來顯示；此處值得注意的一點是晶片接腳並非全部可任意變更使用的，其中內定為VCC或GND的接腳（黑色腳位）我們必須跳過加以保留。 VHDL數位電路實習與專題設計

1-2-5 平面配置與晶片規劃 5.完成後再作一次完整的編繹程序(選取Timing SNF Extractor)以更新燒錄檔案的內容，準備下載到所選擇的晶片裡。 4 5 29 31 EPM7064SLC4-10 VHDL數位電路實習與專題設計

1-2 圖形編輯設計簡介 1-2-6 程式下載與測試 VHDL數位電路實習與專題設計

1-2-6 程式下載與測試 1.點選【MAX+plus II】→【Programmer】開啟programmer視窗。 VHDL數位電路實習與專題設計

1-2-6 程式下載與測試 2.出現programmer視窗，同時顯示提供下載功能之硬體未設定的警示內容，按下【確定】。 VHDL數位電路實習與專題設計

1-2-6 程式下載與測試 3.點選【Options】→【Hardware Setup…】，選取Hardware Type至ByteBlaster(MV)，點選【OK】。 VHDL數位電路實習與專題設計

1-2-6 程式下載與測試 4. Hardware Type出現ByteBlaster(MV)，且Parallel Port顯示LPT1，表示硬體設定完成，點選【OK】。 VHDL數位電路實習與專題設計

1-2-6 程式下載與測試 5.點選【File】→【Select Programming File…】，並選擇所欲燒錄的pof檔。 VHDL數位電路實習與專題設計

1-2-6 程式下載與測試 6.按下【Program】以執行程式下載動作。 VHDL數位電路實習與專題設計

1-3圖形編輯的階層式設計 1-3-1 全加法器 1-3-2 以半加法器和OR閘建構全加法器全加法器 1-3-3利用全加器完成一個四位元加法器 VHDL數位電路實習與專題設計

1-3-1 全加法器 輸 入 輸 出 x y z carry sum 1 X Y Z Sum Carry VHDL數位電路實習與專題設計

1-3-2以半加法器和OR閘建構全加法器 1.開啟一個新的圖形編輯檔案，並以滑鼠連續雙擊執行【Enter Symbol】，選擇halfadd這個之前所建立的Symbol。 VHDL數位電路實習與專題設計

1-3-2以半加法器和OR閘建構全加法器 2.以相同的程序再叫出另一個halfadd的電路符號以及輸入一個二雙入變數的OR閘，準備進行元件連線。 3.完成元件間的連線關係，並修改腳位名稱。 VHDL數位電路實習與專題設計

1-3-2以半加法器和OR閘建構全加法器 4.將檔案存成fulladd.gdf，並將專案名稱設定成與檔名一致，進行程式編繹與功能模擬。 VHDL數位電路實習與專題設計

1-3-2以半加法器和OR閘建構全加法器 5.將fulladd.gdf建立成一個新的全加器電路符號。 VHDL數位電路實習與專題設計

1-3圖形編輯的階層式設計 1-3-3利用全加器完成一個四位元加法器 VHDL數位電路實習與專題設計

1-3-3利用全加器完成一個四位元加法器 1.先完成四位元加法器電路繪製；其中第一級全加器之進位輸入端我們可以直接接地處理( 連接電路符號GND)。 VHDL數位電路實習與專題設計

1-3-3利用全加器完成一個四位元加法器 2.時序圖編輯環境的功能模擬 : 將四位元加法器之輸入和輸出位元群組化 定義群組化位元的輸入值以便模擬分析 VHDL數位電路實習與專題設計

1-3-3利用全加器完成一個四位元加法器 2.時序圖編輯環境的功能模擬(繼續) : 將群組位元值更改為十進位顯示以方便閱讀 VHDL數位電路實習與專題設計

1-4直接套用MAX+plus II 中的74系列元件 1-4-1 74138解碼器元件的使用 1-4-2 四位元計數器應用 1-4-3 BCD計數器與七段顯示器解碼電路輸出 VHDL數位電路實習與專題設計

1-4直接套用MAX+plus II 中的74系列元件 1-4-1 74138解碼器元件的使用 VHDL數位電路實習與專題設計

1-4-1 74138解碼器元件的使用 1.線上查看元件種類與詳細規格 【Help】→【Old-Style Macrofunctions】 VHDL數位電路實習與專題設計

1-4-1 74138解碼器元件的使用 2.繪製電路圖與時序模擬 VHDL數位電路實習與專題設計

1-4直接套用MAX+plus II 中的74系列元件 1-4-2 四位元計數器應用 VHDL數位電路實習與專題設計

1-4-2 四位元計數器應用 1.我們現在以C:\maxplus2\max21ib\mf 資料夾裡的4count這個Symbol作為例子，它是一個四位元的上下數計數器，線上資料手冊的規格如下圖。 VHDL數位電路實習與專題設計

1-4-2 四位元計數器應用 2.依真值表的規格，我們先實現一個四位元的下數計數器如下： 四位元下數計數器功能模擬 VHDL數位電路實習與專題設計

1-4-2 四位元計數器應用 3.現在我們將DNUP輸入端改接低電位（GND），電路變成四位元上數計數器架構。 四位元下數計數器功能模擬 VHDL數位電路實習與專題設計

1-4-2 四位元計數器應用 4.而當我們在4count這個元件上以滑鼠點選雙擊時，會彈出一個4count.gdf的電路圖新視窗，我們可以從此得知該元件的底層電路架構組成： VHDL數位電路實習與專題設計

1-4直接套用MAX+plus II 中的74系列元件 1-4-3 BCD計數器與七段顯示器解碼電路輸出 VHDL數位電路實習與專題設計

1-4-3 BCD計數器與七段顯示器解碼電路輸出 1.從【Help】→【Old-Style Macrofunctions】線上資料手冊的資料中，我們可以了解到74163計數器的使用方法： VHDL數位電路實習與專題設計

1-4-3 BCD計數器與七段顯示器解碼電路輸出 另外7447則是一個低電位驅動的七段顯示器解碼電路: VHDL數位電路實習與專題設計

1-4-3 BCD計數器與七段顯示器解碼電路輸出 VHDL數位電路實習與專題設計

1-5 使用參數性函數(Mega Function) 1-5-1累加器設計 1-5-2乘法器設計 VHDL數位電路實習與專題設計

1-5 使用參數性函數(Mega Function) 1-5-1累加器設計 VHDL數位電路實習與專題設計

1-5-1累加器設計 1.先從mega_lpm library資料夾下輸入lpm_add_sum 電路符號： VHDL數位電路實習與專題設計

1-5-1累加器設計 設定LPM_DIRECTION=“ADD” VHDL數位電路實習與專題設計

1-5-1累加器設計 設定LPM_REPRESENTATION=“UNSIGNED” VHDL數位電路實習與專題設計

1-5-1累加器設計 設定LPM_WIDTH=8 VHDL數位電路實習與專題設計

1-5-1累加器設計 完成電路符號之參數設定 VHDL數位電路實習與專題設計

1-5-1累加器設計 2、再從mega_lpm library輸入lpm_dff 電路符號： VHDL數位電路實習與專題設計

1-5-1累加器設計 設定LPM_WIDTH=8 VHDL數位電路實習與專題設計

1-5-1累加器設計 3、完成元件間的電路連線，其中因我們的資料線是八位元寬度，因此畫線時我們選用粗線代表匯流排，關於線條格式可從【Options】→【Line Style】選項來選擇。 VHDL數位電路實習與專題設計

1-5-1累加器設計 完成最後連線和腳位名稱設定工作 ,並進行功能模擬: VHDL數位電路實習與專題設計

1-5 使用參數性函數(Mega Function) 1-5-2乘法器設計 VHDL數位電路實習與專題設計

1-5-2乘法器設計 1.從mega_lpm library輸入lpm_mult 電路符號。 VHDL數位電路實習與專題設計

1-5-2乘法器設計 2.設定LPM-REPRESENTATION=“UNSIGNED” LPM-WIDTHA=8 LPM-WIDTHB=8 LPM-WIDTHP= LPM-WIDTHA+ LPM-WIDTHB LPM-WIDTHS=16 VHDL數位電路實習與專題設計

1-5-2乘法器設計 3.完成電路圖繪製和功能模擬 VHDL數位電路實習與專題設計

1-6 FPT-3使用簡介 1-6-1 FPT-3實驗板系統規格 1-6-2 FPT-3實驗板腳位配置 1-6-3 FPT-3實驗板電路圖 VHDL數位電路實習與專題設計

1-6-1 FPT-3實驗板系統規格 採用 Altera CPLD的MAX7000S系列元件 EPM7064SLC44-10 EEPROM架構的PLD 5V工作電壓 可支援1250個邏輯閘，64個LCs 可使用32個I/O 系統電源：5伏特直流 系統時脈：1.8432MHz ISP燒錄介面 輸入介面 邏輯準位指撥開關 4組負脈衝無段式按鍵開關 輸出介面 LED(低電位驅動) 2位數七段顯示器(共陽極；低電位驅動) 1組高效能蜂鳴器 VHDL數位電路實習與專題設計

1-6-2 FPT-3實驗板腳位配置 七段顯示器 a, b, c, d, d, f, g, dot: 低電位驅動 裝置 七段顯示器各段位置 共陽位置 代號 a b c d e f g dot 7SEGIO1 7SEGIO2 腳位 16 17 18 19 20 21 24 25 26 27 a, b, c, d, d, f, g, dot: 低電位驅動 7SEGIO1, 7SEGIO2: 高電位驅動 VHDL數位電路實習與專題設計

1-6-2 FPT-3實驗板腳位配置 LED顯示器 LED1~8: 低電位驅動 裝置 LED 代號 LED2 LED3 LED4 LED5 9 11 12 14 LED1~8: 低電位驅動 VHDL數位電路實習與專題設計

1-6-2 FPT-3實驗板腳位配置 蜂鳴器 指撥開關 ON : 低電位輸入 OFF: 高電位輸入 裝置 蜂鳴器 代號 BZ 腳位 28 DIP1 DIP2 DIP3 DIP 4 DIP 5 DIP 6 DIP 7 DIP 8 腳位 29 31 33 34 36 1 44 2 ON : 低電位輸入 OFF: 高電位輸入 VHDL數位電路實習與專題設計

1-6-2 FPT-3實驗板腳位配置 無段式按鍵開關 時脈電路(CLOCK) ON : 低電位 OFF: 高電位 裝置 無段式按鍵開關 代號 SW1 SW2 SW3 SW4 腳位 37 39 40 41 ON : 低電位 OFF: 高電位 時脈電路(CLOCK) 裝置 CLOCK 代號 CLK 腳位 43 VHDL數位電路實習與專題設計

勘誤 1-3 第一次進入，需要填寫個人資料(altera網頁已更新過) 1-40 圖1-72 選擇..\maxplus2\max2lib\prim元件庫內的邏輯閘 1-41 圖1-73 輸入xor、and2、input及output等symbol 1-55 箭頭位置需調整一些 1-61 2. 輸入一個二輸入變數的OR閘 1-66 圖1-122圈圈位置不是Decoder 1-75 lpm_add_sum應改為lpm_add_sub 1-78 圈圈位置需調整一些 VHDL數位電路實習與專題設計