数字电子技术 Digital Electronics Technology

Slides:



Advertisements
Similar presentations
实验 D 触发器及 JK 触发器 一、实验目的实验目的 二、实验仪器设备实验仪器设备 三、实验原理实验原理 四、实验电路实验电路 五、实验内容及步骤实验内容及步骤 六、实验注意事项实验注意事项 七、实验报告要求.
Advertisements

聚焦文化竞争力.
第11章 触发器及时序逻辑电路 龚淑秋 制作.
概其要、析其理 ——议论文事实论据修改 昌平二中 王丽娟
“悦”读,飞越 “考场” 心神飞越 温州中学 郑可菜.
™ 全球,唯一支持第三方自动部署的交易系统 中国产权交易所有限公司 二〇一四年十月 超级交易系统V1.0
实验四 利用中规模芯片设计时序电路(二).
贴近教学 服务师生 方便老师.
第五章 触发器 5.1 概述(掌握触发器基本概念) 5.2 SR锁存器(掌握基本结构及动作特点)
第五章 时序逻辑电路 陶文海. 第五章 时序逻辑电路 陶文海 5.1 概述 时序逻辑电路由组合电路和存储电路两部分构成。 5.1 概述 时序逻辑电路由组合电路和存储电路两部分构成。 按触发脉冲输入方式的不同, 时序电路可分为同步时序电路和异步时序电路。同步时序电路是指各触发器状态的变化受同一个时钟脉冲控制;而在异步时序电路中,各触发器状态的变化不受同一个时钟脉冲控制。
5.4 顺序脉冲发生器、 三态逻辑和微机总线接口 顺序脉冲发生器 顺序脉冲 计数型 分类 移位型.
§2-8 触发器 教学目标: 触发器的基本概念 同步、边沿D、边沿Jk触发器的逻辑功能.
屏東縣105年度 友善校園事務與輔導工作- 國中適性輔導工作專業知能研習(初階課程) 桌遊在班級經營與學生輔導 之應用與連結
第21章 触发器和时序逻辑电路 21.1 双稳态触发器 21.2 寄存器 21.3 计数器 定时器及其应用
时序逻辑电路 -触发器.
窗户 门 讲台.
第四章 同步时序逻辑电路.
时序逻辑电路 -分析.
第四章 同步时序电路的分析 二进制串行计数器 二进制同步计数器 用跳越的方法实现任
第4章 第4章 触发器和时序逻辑电路 4.1 触发器 4.2 时序逻辑电路 *4.3 应用举例 上页 下页 返回.
摩擦力.
 与非门参数测试与组合逻辑电路设计  集成触发器  计数、译码、显示电路
半导体 集成电路 学校:西安理工大学 院系:自动化学院电子工程系 专业:电子、微电 时间:秋季学期 2018/12/25.
第 14 章 触发器和时序逻辑电路 14.1 双稳态触发器 14.2 寄存器 14.3 计数器 14.4 由 555 定时器组成的单稳
实验四 组合逻辑电路的设计与测试 一.实验目的 1.掌握组合逻辑电路的设计 方法 2.学会对组合逻辑电路的测 试方法.
 与非门参数测试与组合逻辑电路设计  集成触发器  计数、译码、显示电路
概述 一、基本要求 1. 有两个稳定的状态(0、1),以表示存储内容; 2. 能够接收、保存和输出信号。 二、现态和次态
EE141 脉冲电路3 刘鹏 浙江大学信息与电子工程学院 May 29, 2018.
第10章 触发器和时序逻辑电路 10.1 触发器 10.2 计数器 10.3 寄存器 定时器.
时序逻辑电路实验 一、 实验目的 1.熟悉集成计数器的功能和使用方法; 2.利用集成计数器设计任意进制计数器。 二、实验原理
第四章 时序逻辑电路 学习要点: 触发器的逻辑功能及使用 时序电路的分析方法和设计方法 计数器、寄存器等中规模集成电路的逻辑功能和使用方法
小太陽兒童人文藝術學院兒童畫展 地點:住院大樓9F、11F外走道( )
14.2 时序逻辑电路的分析 概述 时序逻辑电路是由存储电路和组合逻辑电路共同组成的,它的输出状态不仅与输入有关,还与电路的过去状态有关,即具有存储功能。 输入信号 输出信号 输出方程 驱动方程 描述时序逻辑电路的三个方程 状态方程 存储电路的输入信号 时序逻辑电路构成框图 存储电路的输出信号.
第七章 正反器 台北市私立景文高級中學 資電學程 7-1 RS型正反器 7-2 D型正反器 7-3 JK型正反器 7-4 T型正反器 吳永義
第21章 触发器和时序逻辑电路 21.1 双稳态触发器 21.2 寄存器 21.3 计数器 21.4△ 时序逻辑电路的分析
数字电路实验 实验六 触发器的应用 主讲教师:周婷.
中華大學 資訊工程學系 報告人:資訊工程學系 許慶賢 系主任.
时序逻辑电路 -触发器.
时序逻辑电路 -分析.
團體衛生教育護理創意競賽 報告者:護理科 計畫主持人邱馨誼講師
第四章 时序逻辑电路 触发器 时序电路概述 同步时序电路的分析 同步时序电路的设计 异步时序电路 小结.
第5章 触发器 5.1 基本RS触发器 5.2 时钟控制的触发器 5.3 集成触发器 5.4 触发器的逻辑符号及时序图.
第四章 触发器 4.1 概 述 4.2 触发器的电路结构与动作特点 4.3 触发器的逻辑功能及其描述方法 4.4 触发器逻辑功能的转换.
中等职业学校教学用书(电子技术专业) 《电工与电子技术基础》 任课教师:李凤琴 李鹏.
第五章 触发器 5.1 基本触发器 一、基本RS触发器 1.用与非门组成的基本RS触发器
实验三 16位算术逻辑运算实验 不带进位控制的算术运算 置AR=1: 设置开关CN 1 不带进位 0 带进位运算;
第 13 章 触发器和时序逻辑电路 13.1 双稳态触发器 13.2 寄存器 13.3 计数器 定时器及其应用.
实验六 基本RS和D触发器的应用.
实验六 触发器逻辑功能测试 一、实验目的 二、实验仪器 1、熟悉并掌握RS、D、JK触发器的构成、工作原理和 功能测试方法。
长春理工大学 电工电子实验教学中心 数字电路实验 数字电路实验室.
实验二 带进位控制8位算术逻辑运算实验 带进位控制8位算术逻辑运算: ① 带进位运算 ② 保存运算后产生进位
第18章 集成触发器 18.1 RS触发器 18.2 几种常见的触发器.
实验六 触发器及其应用 一.实验目的 1.掌握基本RS、JK、D和T触发器的逻辑功能 2.掌握集成触发器的使用方法和逻辑功能的测试方法
《数字电子技术基础》(第五版)教学课件 清华大学 阎石 王红
第5章 触发器 5.1 基本RS触发器 5.2 时钟控制的触发器 5.3 集成触发器 5.4 触发器的逻辑符号及时序图.
电子技术 数字电路部分 第四章 触发器.
概 述 一、时序电路的特点 x1 y1 1. 逻辑功能特点 xi yj 任何时刻电路的 输出,不仅和该时刻 的输入信号有关,而
集成与非门在脉冲电路中的应用 实验目的 1. 了解集成与非门在脉冲电路中 的某些应用及其原理。 2. 学习用示波器观测波形参数与
第4章 触发器.
概述 一、基本要求 1. 有两个稳定的状态(0、1),以表示存储内容; 2. 能够接收、保存和输出信号。 二、现态和次态
现代电子技术实验 同步计数器及其应用研究 实验目的 实验原理 实验内容 注意事项.
第六章 时序逻辑电路的分析与设计 各位老师,同学,大家好!
信号发生电路 -非正弦波发生电路.
第五章 触发器 各位老师,同学,大家好! 我的硕士论文的题目是:在体软组织生物力学参数采集系统。我将从五个方面来介绍我的项目。 (翻页)
第11章 触发器电路 教学内容 教学小结.
电子技术基础.
电工电子技术实验 电工电子教学部.
第12章 555定时器及其应用 一. 555定时器的结构及工作原理 1. 分压器:由三个等值电阻构成
第九章 存储器和可编程逻辑器件 本章主要内容 半导体存储器 只读存储器 随机存取存储器 存储器容量的扩展 可编程逻辑器件
工业机器人入门使用教程 ESTUN机器人 主讲人:李老师
Presentation transcript:

数字电子技术 Digital Electronics Technology 第5章 触发器 海南大学《数字电子技术》课程组 教学网址:http://hainu.edu.cn/szjpkc 讨论空间:http://975885101.qzone.qq.com/ E-mail: 975885101@qq.com 2019/4/17

5.1 概述 1. 触发器及其基本特性   触发器是能够存储一位二值信号的基本单元电路,在外触发下,两个稳态可相互转换。它是构成时序逻辑电路的基本单元电路。   触发器有三个基本特性: (1)有两个稳态,可分别表示二进制数码0和1,无外触发时可维持稳态; (2)外触发下,两个稳态可相互转换(称翻转); (3)有两个互补输出端。 2. 触发方式   电平触发、脉冲触发和边沿触发。 2019/4/17

5.1 概述 3. 触发器分类 按照电路结构形式的不同分为:基本SR触发器、主从 触发器、维持阻塞触发器、CMOS边沿触发器等; 5.1 概述 3. 触发器分类 按照电路结构形式的不同分为:基本SR触发器、主从 触发器、维持阻塞触发器、CMOS边沿触发器等; 按照触发器逻辑功能的不同分为:SR触发器、JK触发 器、T触发器、D触发器等; 按照存储数据的原理不同分为:静态触发器和动态触发 器。 2019/4/17

5.2 SR锁存器 1. 由或非门构成的基本RS锁存器 (2) 功能表 次态 (1) 逻辑图 Reset Qn Qn 0 1 1 0 0 1 1 0 0* 0* 0 0 0 1 1 0 1 1 Qn+1 Qn+1 S R Q R S 初态 亚稳态 Set (3) 逻辑符号 2019/4/17

5.2 SR锁存器 2. 锁存器和触发器的区别   锁存器虽然也能够存储一位二值信号,但其置1或复位(置0)是由输入S或R直接完成的,不需要触发信号的触发。 3. 时序图 S R Q 2019/4/17

5.2 SR锁存器 4. SR锁存器的特性方程 5.由与非门构成的SR锁存器 (1) 逻辑图 (2) 逻辑符号 2019/4/17

5.2 SR锁存器 (3) 功能表 1* 1* 1 0 0 1 Qn Qn 0 0 0 1 1 0 1 1 Qn+1 Qn+1 S R 1* 1* 1 0 0 1 Qn Qn 0 0 0 1 1 0 1 1 Qn+1 Qn+1 S R (4) 特性方程 2019/4/17

5.2 SR锁存器 6. SR锁存器的应用 干扰 脉冲 利用基本RS触发器的记忆功能消除机械开关振动引起的干扰脉冲。 机械开关 干扰 脉冲 机械开关 (a)电路 (b) 输出电压波形 2019/4/17

5.2 SR锁存器 B有0就置0 A有0就置1 2019/4/17

5.3 电平触发的触发器 1. 同步SR触发器的电路结构与工作原理 (1)逻辑图 (2)功能表 (3)逻辑符号 5.3 电平触发的触发器 1. 同步SR触发器的电路结构与工作原理 (1)逻辑图 (2)功能表 S为高电平有效触发 R为高电平有效触发 R、S不允许同时有效 (3)逻辑符号 触发方式:电平触发方式,只有CP=1时(高电平有效),触发器的状态才由输入信号R和S来决定。 2019/4/17

5.3 电平触发的触发器 (4)时序图 (5)同步触发器的空翻 同步触发器在一个CP脉冲作用后,出现两次或两次以上翻转的现象称为空翻。 5.3 电平触发的触发器 (4)时序图 (5)同步触发器的空翻   同步触发器在一个CP脉冲作用后,出现两次或两次以上翻转的现象称为空翻。 2019/4/17

5.3 电平触发的触发器 2. 电平触发D触发器(D锁存器) (1)逻辑图 (2)功能表 0 1 1 0 Q Q 1 0 1 1 0 x 5.3 电平触发的触发器 2. 电平触发D触发器(D锁存器) (1)逻辑图 (2)功能表 0 1 1 0 Q Q 1 0 1 1 0 x Qn+1 Qn+1 CP D (3)特性方程 (4)逻辑符号 2019/4/17

5.4 脉冲触发的触发器 1. 主从SR触发器 (1)逻辑图 2019/4/17

5.4 脉冲触发的触发器 (2)功能表 主触发器的状态在CP=1期间均可以发生变化,从触发器的状态只在CP从10时发生变化,解决了电平触发方式的空翻问题。 Qn+1 R S 功能 Qn 0 1 置1 1 1 0 置0 1 1 × 不定 0 0 保持 (3)逻辑符号 2019/4/17

5.4 脉冲触发的触发器 2. 主从JK触发器 (1)逻辑图 2019/4/17

5.4 脉冲触发的触发器 (2)功能表 主触发器在CP=1期间均可以接收输入信号,从触发器的状态只在CP从10时发生变化。 (3)逻辑符号 5.4 脉冲触发的触发器 (2)功能表 主触发器在CP=1期间均可以接收输入信号,从触发器的状态只在CP从10时发生变化。 Qn+1 J K 功能 Qn 0 1 置0 1 1 0 置1 1 1 0 0 保持 Qn=Qn (3)逻辑符号 解决了R=S=1时次态不确定的情况 2019/4/17

5.5 边沿触发的触发器 1. 边沿触发D触发器 (1)逻辑图与时序图 D Q C Q D Q C Q D CLK QM Q FF1 FF2 5.5 边沿触发的触发器 1. 边沿触发D触发器 (1)逻辑图与时序图 D Q C Q D Q C Q D CLK QM Q FF1 FF2 D Q CLK QM 2019/4/17

5.5 边沿触发的触发器 (2)逻辑符号 上升沿触发 D Q CLK Q (3)功能表和特性方程 0 1 1 0 Qn Qn 1 x 0 5.5 边沿触发的触发器 (2)逻辑符号 上升沿触发 D Q CLK Q (3)功能表和特性方程 0 1 1 0 Qn Qn 1 x 0 x 1 Qn+1 Qn+1 D CLK 2019/4/17

5.5 边沿触发的触发器 (4)下降沿触发D触发器 D Q C Q D Q C Q D CLK QM Q FF1 FF2 下降沿触发 D Q 5.5 边沿触发的触发器 (4)下降沿触发D触发器 D Q C Q D Q C Q D CLK QM Q FF1 FF2 下降沿触发 D Q CLK Q (5)带异步置位、复位端的边沿触发D触发器 D Q CLK Q PR CLR 异步置位端 异步复位端 2019/4/17

5.5 边沿触发的触发器 2. 边沿触发JK触发器 (1)逻辑图 D Q C Q J CLK Q K J Q CLK K Q (2)特性方程 5.5 边沿触发的触发器 2. 边沿触发JK触发器 (1)逻辑图 D Q C Q J CLK Q K J Q CLK K Q (2)特性方程 (3)逻辑符号 2019/4/17

5.5 边沿触发的触发器 3. T触发器 (1)逻辑图 J Q CLK K Q T 1 D Q C Q T Q (2)特性方程 5.5 边沿触发的触发器 3. T触发器 (1)逻辑图 J Q CLK K Q T 1 D Q C Q T Q (2)特性方程 2019/4/17

作业 P248-258 5.1; 5.4; 5.5; 5.7-5,10; 5.12-5.13; 5.20; 5.22;5.25; 2019/4/17