邏輯設計實驗作業 ----基本邏輯閘實驗 學號:B09622048 楊穎穆
NOT GATE: Truth Table 輸入 輸出 a f 1
74HC04: NOT GATE A Y ※ 當邏輯閘輸入為“0”時 , LED亮。 ※VIL= 0 V ※Vo = 4.91 V
74HC04: NOT GATE ※當邏輯閘輸入為 “1”時 ,LED不亮。 ※VIH= 4.98 V ※Vo = 0.01 V
AND GATE: Truth Table 輸入 輸出 a b f 0 1
74HC08: AND GATE a y b ※當邏輯輸入為 “0” “0”時 ,LED不亮。
74HC08: AND GATE ※當邏輯輸入為 “0”“1”時 ,LED不亮。
74HC08: AND GATE ※當邏輯輸入為 “1”“0”時 ,LED不亮。
74HC08: AND GATE ※當邏輯輸入為“1”“1”時 ,LED亮。
OR GATE: Truth Table 輸入 輸出 a b f 0 1
74HC32: OR GATE a y b ※當邏輯輸入為“0” “0”時 ,LED不亮。
74HC32: OR GATE ※當邏輯輸入為 “0”“1”時 ,LED亮。
74HC32: OR GATE ※當邏輯輸入為 “1”“0”時 ,LED亮。
74HC32: OR GATE ※當邏輯輸入為 “1”“1”時 ,LED亮。 ※VIH = 4.66 V ※Vo = 0.03 V
THE END