本章的重点： 本章的难点： 第五章 时序逻辑电路 1．时序逻辑电路在电路结构和逻辑功能上的特点，以及逻辑功能的描述方法； 第五章 时序逻辑电路 本章的重点： 1．时序逻辑电路在电路结构和逻辑功能上的特点，以及逻辑功能的描述方法； 2．同步时序逻辑电路的分析方法和设计方法； 3．常用的中规模集成时序逻辑电路器件的应用。 本章的难点： 本章难点是同步时序逻辑电路的分析方法和设计方法。同步时序逻辑电路的分析方法和设计方法既是本章的一个难点，又是一个重点。这些方法不仅适用于用中小规模器件设计时序逻辑电路，而且也是第八章中使用可编程逻辑器件设计时序逻辑电路所必须具备的基础知识。

第五章 时序逻辑电路 第一节 概述 一、定义：任一时刻电路的稳定输出不仅取决于当时的输入信号，而且还取决于电路原来的状态，或者说，还与以前的输入有关。 结构上的特点： 1. 必须包含存储器，通常还包含组合电路； 2.存储器的输出状态必须反馈到组合电路的输入端。 CP ai bi ci-1(Q) si ci(D) 0 a0 b0 0 s0 c0 1 a1 b1 c0 s1 c1 2 a2 b2 c1 s2 c2 由此可归纳出时序电路的框图： …

二 、时序电路的框图 外部输入 状态用ql q1表示。 原状态: 状态变量 外部输出 新状态： 三、描述其逻辑功能的方程组 输出方程 … 原状态: 状态变量 外部输出 新状态： … 三、描述其逻辑功能的方程组 输出方程 状态方程 驱动方程

四、时序电路的分类 按电路中触发器的动作特点可分为： 同步时序逻辑电路；异步时序逻辑电路。 同步时序逻辑电路：电路中所有触发器状态的变化都在同一 时钟信号的同一边沿发生。 异步时序逻辑电路：不满足同步时序逻辑电路的条件。 不在同一时钟边沿翻转； 没有时钟信号。 按输出信号的特点分，可分为米利型（Mealy）和 穆尔型（Moore）两种。 米利型：输出信号与电路的状态和输入变量都有关。 穆尔型：输出信号只取决于电路的状态。（电路可能没有输入信号）。

五、本章重点 包括同步和异步时序电路，以同步电路为重点 时序电路的分析； 时序电路的设计； 常用电路。 只要求同步电路的设计；包括计数器和串行数据检测器 包括寄存器和计数器

第二节 同步时序电路的分析方法 要求： 逻辑图 逻辑功能 例1：分析七进制递增计数器。 第1步：求驱动方程和输出方程 J1= Q3Q2 K1= 1 解： 驱动方程 J2= Q1 K2= Q1 Q3 分析：必须求出三组方程: 输出方程、驱动方程、 状态方程。 J3= Q2Q1 K3= Q2 Y = Q3Q2 输出方程:

第2步：求状态方程 方法：将驱动方程代入所用触发器的特性方程。 Qn+1=J Qn + K Qn 省略表示原状态的n： J1= Q3Q2 K1= 1 J2= Q1 K2= Q1 Q3 J3= Q2Q1 K3= Q2 为了更直观的描述时序电路的功能，还要引进新的描述方法。如：状态转换表、状态转换图、时序图（波形图）。

有时还要画电路的工作波形图，也叫时序图。 第3步：求状态转换表 注意Q端顺序和X,Y的标法 X 第4步: 求状态转换图 有时还要画电路的工作波形图，也叫时序图。

第5步： 求时序图

例2：分析图示有输入信号的时序电路： 解： 第1步:驱动方程、输出方程 可称为次态卡诺图 第3步：状态转换表 第2步：状态方程

第四步：状态转换图 分析：这是一个可控计数器。当A=0时，是加法计数器，其状态由00递增到11，再从00开始；当A=1时，是减法计数器，其状态由11递减到00，再从11开始。

第三节 若干常用时序逻辑电路 一、寄存器和移位寄存器 （一） 寄存器 下面分析CC4076的功能： 功能：寄存二值代码。 第三节 若干常用时序逻辑电路 一、寄存器和移位寄存器 （一） 寄存器 功能：寄存二值代码。 构成：用各种结构的触发器均可实现。 下面分析CC4076的功能：

功能表： 1 D0 × 高 阻 cp ENA+ ENB LDA+ LDB RD Q0 清零 置数 保持

功能：存储的代码能够在移位脉冲的作用下依次左移或右移。 （二）移位寄存器 功能：存储的代码能够在移位脉冲的作用下依次左移或右移。 应用：数据的串行—并行转换、数值运算以及数据处理等。 构成：各种主—从结构、边沿结构的触发器。以D触发器最方便。 分类：右移、左移、双向。 1.右移 连接方程： Di = Qi-1

连接方程： Di = Qi-1 2.左移 连接方程： Di = Qi+1 3.双向 连接方程： DI = S QI-1 + S QI+1 S=1 右移， S=0 左移。

4.集成移位寄存器—74LS194A 工作模式控制 异步清零

（三）扩展与应用 扩展 例如: 用两片74LS194A连成8位双向移位寄存器。

应用举例——数值运算 置数 右移 Y =8M+2N

二、计数器 按触发器翻转情况分类 1.功能：对输入的时钟脉冲进行计数。 2.分类： 按计数器中数字增减分类 同步、异步； 加法（递增）、减法、可逆（加/减）； 按计数器中数字编码分类 二进制、二—十进制、任意进制。 3.参数： 模：一个工作循环包含的状态数。也称为进制。 （一）同步计数器 1.二进制计数器 ——模为二的整数次幂。 构成：一般用T触发器。 下面以四位二进制加法计数器为例，研究分析方法。而减法和可逆计数器只作一般介绍。

第1步：驱动方程，输出方程 T0=1 T1=Q0 C=Q3Q2Q1Q0 T2=Q0Q1 T3=Q0Q1Q2 第2步：状态方程 =Q0 Q1 =Q0Q1 Q2 =Q0Q1 Q2 Q3 第三步：状态转换表 见下页。

Q0n+1=Q0 Q1n+1=Q0 Q1 Q1n+1=Q0Q1 Q2 Q2n+1=Q0Q1 Q2 Q3n+1=Q0Q1Q2 Q3

第4步：状态转换图 第5步：时序图 应用： 分频器。 Q0为2分频;Q1为4分频；Q2为8分频；Q3和C为16分频。

中规模集成4位同步二进制计数器74161 同步预置数 异步清零 数据输入 工作状态控制 74LS162,74LS163等是同步清零方式

用T’触发器构成——CC4520 Q0=1时，CP可通过 Q0Q1=1时，CP可通过 Q0Q1Q2=1时，CP可通过 特点：通过控制时钟信号的有无来控制触发器的翻转。

Q 同步二进制减法计数器 使用T 触发器，控制信号均来自前级的 端。 (i=1,2…n-1) 同理，也可以用控制时钟信号的方法，用T’触发器来构成。CC14526就是这样一种电路。

将加和减计数器的驱动方程组合起来，就得到可逆计数器的驱动方程。 二进制加/减计数器（可逆计数器） a.单时钟式（加/减控制式） ——74LS191 加/减控制端 将加和减计数器的驱动方程组合起来，就得到可逆计数器的驱动方程。 异步置数 电路的时序图请参阅图5.3.18。

b.双时钟式 ——74LS193 异步置数 异步清零

重点介绍加法计数器。减法和可逆计数器情况与二进制计数器类似。 2.十进制计数器 功能：模为十的计数器。 重点介绍加法计数器。减法和可逆计数器情况与二进制计数器类似。 加法计数器 C=Q3Q0

由于有十个状态循环，故称为十进制计数器。 状态转换表 无效状态 状态转换图 有效循环 由于有十个状态循环，故称为十进制计数器。 由于六个无效状态都可以在时钟信号作用下进入有效循环，故称为可自启动的计数器。

时序图 5分频 74LS160 10分频 c t 其各输入端的功能与74LS161完全相同。

减法计数器

可逆计数器 74LS190是加减控制式. 3.任意进制计数器 可用触发器设计；也可用中规模计数器构成——后面将单独介绍。

（二）异步计数器 1.二进制计数器 CPi=Qi-1 CP0=cp 加法计数器 构成：用T/触发器； 特点：当Qi-1有下降沿时，Qi翻转。 Q2Q1Q0 000 001 010 011 111 110 101 100 与同步计数器比，具有如下特点： * 电路简单； * 速度慢； 常见MSI有：74LS293、74LS393、74HC393——4位； CC4024（7位）、CC4040(12位)、CC4060(14位).

减法计数器 特点：前级 端接后级CP端。 利用上升沿翻转的触发器也可构成加法和减法计数器。请同学自行分析。

以十进制计数器为例介绍异步时序电路的分析方法。 2.十进制计数器 CP 以十进制计数器为例介绍异步时序电路的分析方法。 特点：步骤与同步电路相同，区别在于要随时注意各触发器的时钟信号。 第二步：状态方程 第一步：驱动方程，输出方程 时钟方程 CP0=CP CP1=Q0 CP2=Q1 CP3=Q0 C=Q3Q0

第三步：状态表 第四步：状态图 CP

74LS290 简介 置9 端：S9 1·S9 2 = 1时，状态置为1001 (9). 置0 端：S0 1·S0 2 = 1时，状态置为0000 (0). 时钟由CP1输入时，为五进制计数器。 时钟由CP0输入时，将Q0与CP1相连，为十进制计数器。 异步置9端 异步置0端 等效为这样 二—五—十进制计数器

（三） 任意计数器的构成方法 ——如何用MSI计数器构成任意进制计数器。 设已知MSI计数器的模为N,要构成的任意进制计数器的模为M。 方法：1.用门（一般为与非门）译出对应状态S1; 有的器件 端是异步工作的 2.再清零或置数——具体操作分三种情况： (1) 用 端清零——异步置零法； (2) 用 端清零——同步置零法； (3) 用 端置数——同步置数法； 用状态图解释上述三种方法： 同步置零法 异步置零法 同步置数法

※ M<N 的情况 1.异步置零法—— 利用 端 缺点：置零不可靠 例：利用74160构成六进制计数器。(M=6,N=10) 方法：用与非 门译出状态M。 此线被切断 若不接Q0和Q3，则状态图中无效状态转换情况有变化。

特点： 用基本RSFF锁存G1门的低电平信号。下面 用波形图来说明（忽略74160的延迟时间） 改进电路 CP G1 Q 状态 6 5 1 可作进位输出 低电平时间等于CP高电平时间

1 2.同步置零法——利用 端 置9 译4 方法：译出状态M-1 。 3.同步置数法——利用 端 注意： 2.同步置零法——利用 端 置9 1 译4 方法：译出状态M-1 。 3.同步置数法——利用 端 注意： 若包含状态1001，则C端有进位输出； 若欲译状态1001，则在C端接非门即可。

※ 若M>N如何处理 方法：用多片N进制计数器连成模大于M的计数器，再用上述三种方法连成M进制计数器。也可由M=M1*M2，先构成M1、M2进制计数器，再进行级联。 两级间连接方法 注意此处连接方式 1.并行进位法——同步工作方式

2.串行进位法——异步工作方式 注意非门的使用

译码的状态仍为M 用RD端整体置零 例如：29进制计数器。 用LD端整体置数 G1、G2门均可作为进位输出 仍为29进制计数器（置0法）

用M=M1*M2级联的方法 M1=10 ，M2= 6 , M=60 。注意两种进位方式。 1

以移位寄存器为基础，通过修改反馈逻辑，构成计数器。 （四）移位寄存器型计数器 以移位寄存器为基础，通过修改反馈逻辑，构成计数器。 1.环形计数器 0001 1000 0011 1001 主循环 0110 1100 0010 0100 0111 1011 0000 0101 主循环 1111 1110 1101 1010 特点： 1. 模等于触发器 个数，即 N = n 。 2. 不需译码。 3. 不能自起动。

解决自启动的方法： 或非门的输入不包括最右面触发器Q端。

2. 扭环形计数器 有效循环 无效循环 特点： 1.模等于触发器个数的2倍------ N = 2 n； 2.不能自启动； 3.需要译码，但电路简单，且无竞争冒险。

1 10 11 01 00 1 解决自启动的方法： 在D0驱动方程中或一个与项，使有效循环保持、无效循环被切断： D0= Q3 + P . 11 01 00 Q0Q1 Q2Q3 K图中空格代表约束项。 P=Q0Q1Q2Q3 Q0 n+1 = Q3 + Q1Q2 =Q3 Q1Q2 1 无效循环 有效循环 Q0n+1K图 P=Q1 Q2

10 11 01 1 00 译码方法 以0000状态为例： Y0 = Q0 Q3 同理： Y1 = Q0 Q1 Y5 = Q0 Q1 0000状态（译码为Y0）的K图

逻辑图 第四节 同步时序逻辑电路的设计方法 任务： 功能 逻辑图 一、设计的步骤： 我们以图示电路为例，由后向前推出设计必要的步骤： Qn+1=J Qn+K Qn 驱动方程 输出方程 状态转换表 状态转换图 逻辑图 状态方程 第四步 第三步 第二步 第一步

00 01 11 10 0111 二、设计举例 1. 计数器设计 例1:设计同步13进制加法计数器。 0001 0010 0100 0011 Q3Q2 Q1Q0 1. 计数器设计 例1:设计同步13进制加法计数器。 0001 0010 0100 0011 0101 0110 1000 0111 第一步：状态图 0000 计数器的状态图可直接画出。但要事先约定好编码。 1001 1010 1100 1011 13进制计数器有13个状态循环，可采用4位编码: Q3Q2Q1Q0 C 0000 0001 0010 0011 0100 0101 0110 1 0111 1100 1011 1010 1001 1000 第二步：状态方程，输出方程 要借助次态卡诺图来求状态方程；而输出方程则很容易求出。

00 选择JK触发器。 01 11 10 将次态卡诺图分为4个卡诺图： 0001 0010 0100 0011 Q3Q2 Q1Q0 选择JK触发器。 0001 0010 0100 0011 Q3n+1=Q2Q1Q0 + Q2Q3 0101 0110 1000 0111 Q2Q1Q0 (Q3+Q3) 0000 Q3n+1=Q2Q1Q0Q3 + Q2Q3 1001 1010 1100 1011 Q2n+1=Q1Q0Q2+ (Q1+Q0)Q3Q2 Q3Q2 10 11 01 00 Q1Q0 1 Q3 Q2 10 11 01 00 Q3Q2 Q1Q0 1 返回

Q1n+1=Q0Q1+Q0Q1 Q0n+1=(Q3+Q2)Q0 输出方程： 10 11 01 00 Q1Q0 1 Q3Q2 10 11 01 00 Q1Q0 1 Q0 Q1 为便于观察我们把Q3和Q2的方程也列在下面： 输出方程： C= Q3Q2 Q3n+1=Q2Q1Q0Q3 + Q2Q3 Q2n+1=Q1Q0Q2+ (Q1+Q0)Q3Q2

由于存在未使用状态，还有第五步。 第三步：驱动方程 Q3n+1 = Q2Q1Q0Q3+Q2Q3 J3=Q2Q1Q0 K3= Q2 Q2n+1=Q1Q0Q2+(Q1+Q0)Q3Q2 J2=Q1Q0 K2= Q3 Q1Q0 Q1n+1=Q0Q1+Q0Q1 J1=Q0 K1 =Q0 J0=Q3Q2 K0= 1 Q0n+1=(Q3+Q2)Q0 返回 C=Q3Q2 第四步：画逻辑图

第五步：检查自启动 Q3 Q2 10 11 01 00 Q3Q2 Q1Q0 1 × Q1 Q0 1101 1 0010 1 1110 1 1111 0000

说明：如电路能自启动，可在第一步中将状态图画成右图形式。 2.序列检测器设计 例2：设计一个串行数据检测器。要求：连续输入三个或三个以上1时输出为1,其他情况下输出为0。 能自启动。 解： 步骤与计数器设计相同，只是第一步-----求状态图要复杂些，可将其分为3小步： 1.求原始状态图； X 2.状态化简； “111”序列检测器 Y CP 3.状态编码。 第一步：求状态转换图。

因为不知所需状态数（这点与计数器不同），因此先用字母表示状态，进行逻辑抽象。 1.求原始状态图 因为不知所需状态数（这点与计数器不同），因此先用字母表示状态，进行逻辑抽象。 0/0 0/0 1/0 1/1 S0 S1 S2 0/0 S0 : 没有收到1； S0 S1 1/0 S1 : 收到1个1； S2 : 收到2个1； 0/0 1/0 0/0 S3 : 收到3个以上1。 1/1 2.进行状态化简 S3 S2 操作：寻找等价状态，只保留一个等价状态在状态图中。 1/1 1/0 1/1 00 01 10 0/0 等价状态：在同样的输入下有同样的输出，而且次态也相同。 在本例中，S2与S3等价。因此只保留S2 。且将S2定义为收到2个以上1。 3.状态编码 编码位数与状态数有关；编码不同所得的电路不同。

第二步：状态方程、输出方程 Y = X Q1 用JK触发器构成 第三步：驱动方程 Q1n+1 Q0n+1 用D触发器构成

第四步：逻辑图 D1=X Q1 Q0 D0=X Q1 Q0 第五步：检查自启动 X=0 结论： 能自启动。 00 11 10 X=1

例3:求自动售货机状态图。 投币口 要求：货物单价1.5元，有1元和0.5元两种硬币，每次投入一枚硬币，机器能找零。 找零口 出货口 解： 用A表示1元硬币，A=1 表示投入； 用B表示0.5元硬币，B=1 表示投入； 01/00 00/00 用Y=1表示给出货物； S0 S1 00/00 10/10 用Z=1表示找给0.5元硬币； 01/10 10/00 用S0状态表示没有收到钱； 01/00 或 用S1状态表示收到0.5元钱； 10/11 S2 用S2状态表示收到1元钱； AB/YZ 00/00 依题意可得如下状态图：

习题解答 （二）（1）基本RS触发器，（2）同步RS触发器不可以。 （三） Q2Q1 （六） 000 001 011 111 110 100 1 Q2Q1 （六） 000 001 011 111 110 100 101 010 1 Q3Q2Q1

1 74161 & 74160 & （八）12进制计数器。 （九）31进制计数器。 ET EP D3 D0 D1 D2 LD RD Q0 CP C 1 & （九）31进制计数器。 74160 ET EP D3 D0 D1 D2 LD RD Q0 Q1 Q2 Q3 CP C 1 &