中等职业学校教学用书（电子技术专业） 《电工与电子技术基础》 任课教师：李凤琴 李鹏

第12章 时序逻辑电路 12.2 时序逻辑电路 12.3 寄存器与移位寄存器 12.4 计数器 12.5 触发器功能实验 12.1 触发器 12.2 时序逻辑电路 12.3 寄存器与移位寄存器 12.4 计数器 12.5 触发器功能实验 12.6 计数器应用实验

12.1 触发器 触发器是存放二进制数字信号的基本单元。 触发器的功能： （1）有两个稳定的状态（双稳态）——0状态和1状态。 （2）能接收、保持和输出送来的信号。 触发器分类： 根据电路结构不同，触发器可分为：基本RS触发器、同 步RS触发器、维持阻塞触发器、主从触发器和CMOS边沿触 发器等。 根据逻辑功能不同，触发器可分为：RS触发器、D触发 器、JK触发器、T触发器、T/触发器等。

12.1.1 RS触发器 1．基本RS触发器 （1）电路组成、逻辑符号及工作原理 &

现态：指触发器在输入信号变化前的状态，用 Qn 表示。 当Q = 1， = 0时，称为触发器的1状态，记为Q = 1； 当Q = 0， = 1时，称为触发器的0状态，记为Q = 0； 次态：指触发器在输入信号变化后的状态，用 Qn+1 表示。 现态：指触发器在输入信号变化前的状态，用 Qn 表示。 工作原理： ①R=0、S=1时：由于R=0，不论原来Q为0还是1，都有Q=1；再由S=1、Q=1可得Q＝0。即不论触发器原来处于什么状态都将变成0状态，这种情况称将触发器置0或复位。R端称为触发器的置0端或复位端。

②R=1、S=0时：由于S=0，不论原来Q为0还是1，都有Q=1；再由R=1、Q=1可得Q＝0。即不论触发器原来处于什么状态都将变成1状态，这种情况称将触发器置1或置位。S端称为触发器的置1端或置位端。 ③R=1、S=1时：根据与非门的逻辑功能不难推知，触发器保持原有状态不变，即原来的状态被触发器存储起来，这体现了触发器具有记忆能力。 ④R=0、S=0时：Q=Q=1，不符合触发器的逻辑关系。并且由于与非门延迟时间不可能完全相等，在两输入端的0同时撤除后，将不能确定触发器是处于1状态还是0状态。所以触发器不允许出现这种情况，这就是基本RS触发器的约束条件。

（2）功能及其描述方法 1）特性表 触发器次态与输入信号和电路原有状态之间关系的真值表。 状 态 说 明 1 × 不定态 置0 置1 保持

2）特性方程 触发器的特性方程就是触发器次态Qn+1与输入及现态Qn之间的逻辑关系式 3）状态转换图 用两个圆圈表示触发器的两个状态，用带箭头的线表示状态转换的方向，在箭头旁边注明转换条件。 1

4）驱动表 把触发器的状态转换要 求及所需输入条件列成 表格形式。 5）时序图 反映输入信号、触发器 状态之间对应关系的工 作波形图。 × R S Q 不定态 S Qn→Qn+1 R 1 1 → 1 × 1 → 0 0 →1 0 →0

3）或非门构成的基本RS触发器 S=1，R=0时，触发器置1； S=0，R=1时，触发器置0。 逻辑图和逻辑符号如下： ≥1

2．同步RS触发器 CP R S （1）同步RS触发器的特性表 S R S R CP & & & & 状 态 说 明 1 1 1 1 触发器保持原状态不变 1 1 触发器置1 CP S R 1 触发器置0 S R CP 1 × 触发器状态不定

（2）特性方程： （3）状态转换图： 1 R = × S =0 R= =1

（4）时序图 不变 置1 置0

12.1.2 D触发器 1．同步D触发器 特性方程： 时序图（波形图） 同步D触发器的特性表 D CP CP D Q Qn+1 Qn D 说 明 D CP 1 触发器状态和D相同 1 1 特性方程： 时序图（波形图） CP D Q

2．边沿D触发器 边沿触发器：触发器的次态仅仅取决于信号CP上升沿或 下降沿到达时输入信号的状态。 （1）边沿D触发器的逻辑符号 （2）特性方程和特性表 CP↑有效 1 置 1 ↑ 1 1 ↑ 1 0 0 置 0 ↑ 0 1 ↑ 0 0 Qn+1 功能 CP D Qn × × × Qn 保持 D CP

（3）驱动表 边沿D触发器的驱动表 Qn+1 Qn D 1 D =1 D =0 （4）状态转换图 D =1

12.1.3 JK触发器 J K CP 下降沿触发 1．逻辑符号 2．功能描述 （1）特性方程 （2）特性表 保持 置0 置1 翻转（计数） Qn 1 0 0 0 1 1 0 1 1 ↓ 功 能 Qn+1 J K CP

（4）状态转换图 1 J =0 K = × =1 （5）时序图 CP Q J K

T触发器和T/触发器 T J CP K T触发器 1 J CP K T/触发器 两种功能 T=0，保持；T=1，翻转。 特性方程： 只有一种功能：翻转 特性方程： T/触发器

12.2 同步和异步时序逻辑电路 时序逻辑电路，即任何时刻电路的稳定输出，不仅与该时刻的输入有关，而且还与电路的原状态有关。其功能特点是具有记忆性，结构特点是一般由组合逻辑电路和存储电路两部分构成。组合逻辑电路由门电路构成，存储电路由触发器构成。 时序逻辑电路的结构图见图12-15所示，其中， X1…Xn：表示时序电路的输入信号。 Y1…Ym：表示时序电路的输出信号。 Z1…Zi：表示存储电路的输入信号。 Q1…Qj：表示存储电路的输出信号。

X1…Xn Y1…Ym Z1…Zi Q1…Qj 组合电路 存储电路 时序逻辑电路按其不同的状态改变方式，可分为同步时序逻辑电路和异步时序逻辑电路两大类。在同步时序逻辑电路中，有统一的时钟脉冲（CP），所有触发器的状态变化在同一个时钟脉冲控制下同时发生。在异步时序逻辑电路中，没有统一的时钟脉冲，存储电路中的触发器状态变化并不同时发生。

时序逻辑电路的分析是根据已知的时序逻辑电路图，写出它的方程、列出状态转换真值表、画出状态转换图和时序图，而后分析出它的功能。由于状态改变方式的不同，同步时序逻辑电路和异步时序逻辑电路的分析方法不同。 12.2.1 同步时序逻辑电路的分析 1. 同步时序逻辑电路 在同步时序逻辑电路中，所有触发器由同一个时钟脉冲信号CP来触发，它只控制触发器的翻转时刻，而对触发器翻转到何种状态并无影响。所以分析同步时序逻辑电路，可以不考虑时钟条件。

（1）根据逻辑图写方程式 1） 输出方程 时序逻辑电路的输出逻辑表达式，通常是现态的函数。 2）驱动方程 各触发器输入端的逻辑表达式。如JK触发器J和K端的逻辑表 达式，D触发器D端的逻辑表达式等。 3） 状态方程 将驱动方程代入相应触发器的特性方程中，便得到该触发器 的次态方程。时序逻辑电路的状态方程由各触发器次态的逻 辑表达式组成。

（2）列状态转换真值表 将电路现态的各种取值代入状态方程和输出方程，求出相应的次态和输出值，填入状态转换真值表。如现态的起始值已给定时，则从给定值开始计算。如没有给定时，则可设定一个现态起始值依次进行计算。 （3）电路逻辑功能的说明 根据状态转换真值表来分析和说明电路的逻辑功能。 （4）画状态转换图和时序图 状态转换图—电路由现态转换到次态的示意图。 时序图—在CP作用下，各触发器状态变化的波形图。

二、分析举例 试分析图12-16所示电路的逻辑功能，并画出状态转换图和时序图。 由图12-15可知，时钟脉冲CP加在每个触发器的时钟脉冲输入端上。因此，它是一个同步时序逻辑电路，可不写时钟方程。

(1)列方程 1） 输出方程 Y=Q2nQ0n 2） 驱动方程 3） 状态方程：将驱动方程代入JK触发器的特性方程 Qn+1=JQn+KQn 即可得到电路的状态方程。

(2) 列状态转换真值表 设电路的初始状态（现态）为Q2nQ1nQ0n= 000，代入输出方程和状态方程中即可得到次态和输出, 由此可列出状态转换真值表。 状态转换真值表 现 态 次 态 输 出 Q2n Q1n Q0n Q2n+1 Q1n+1 Q0n+1 Y 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

(3) 逻辑功能说明 (4) 画状态转换图和时序图 由真值表可见：在时钟CP的作用下，电路状态的变化规律为 000→001→010→011→100→101→000 电路共有6个状态，这6个状态是按递增的规律变化的，因此，该电路是一个同步六进制加法计数器。 (4) 画状态转换图和时序图　 根据真值表可画出状态转换图（状态图）和时序图（波形图）。 CP Q0 Q1 Q2 时序图

(5) 检查电路能否自启动　 电路应有23 = 8个工作状态，由状态图可看出，它只有6个有效状态，而110和111为无效状态。将无效状态110代入状态方程中进行计算，得Q2n+1Q1n+1Q0n+1= 111，再将111代人状态方程后，得Q2n+1Q1n+1Q0n+1 = 010，为有效状态，继续输入CP，则进入有效循环。可见，如果由于某种原因电路进入无效状态工作时，只要继续输入计数脉冲CP，电路便会自动返回到有效状态工作，所以，该电路能够自启动。

12.2.2 异步时序逻辑电路 异步时序逻辑电路的分析方法和同步时序逻辑电路基本相同，但由于在异步时序逻辑电路中，只有部分触发器由计数脉冲CP触发，而其它触发器则由电路内部信号触发，因此，在分析异步时序逻辑电路时，应考虑各个触发器的时钟条件，写出时钟方程，当计算电路的次态时，各个触发器只有满足时钟条件后，其状态方程才能使用。 试分析图12-18所示电路的逻辑功能，并画出状态转换图和时序图。

解：由图可看出，FF1的时钟信号输入端未与输入时钟信号源CP相连，它是由FF0的Q 0端输出的负跃变信号来触发的，所以是异步时序逻辑电路。

1．写方程式 （1）时钟方程 （2）输出方程 （3）驱动方程

（4）列状态方程 2．列状态转换真值表 状态方程只有在满足时钟条件后，将现态的各种取值代入计算才是有效的。设现态为= 000，代入输出方程和状态方程中进行计算，由此可列出该电路的状态转换真值表。

状态转换真值表 3．逻辑功能说明 由状态转换表可看出，该电路，在输入第5个计数脉冲时，返回初始的000状态，同时输出端Y输出一个进位信号，因此，该电路为五进制计数器。

4．状态转换图和时序图

12.3 寄存器与移位寄存器 12.3.1 寄存器 寄存器用于存放一组二进制代码。 一个触发器可以储存1位二进制代码，n个触发器能储存n 位二进制代码。 寄存器也称基本寄存器，具有接收、存储和清除数码的 功能。 寄存器分基本寄存器和移位寄存器。

（1）清除数码（清零）：当异步清零端RD=0，寄存器被清零。Q3Q2Q1Q0=0000。 （2）接收：CR=1,有CP和数码D输入时, CP RD （1）清除数码（清零）：当异步清零端RD=0，寄存器被清零。Q3Q2Q1Q0=0000。 （2）接收：CR=1,有CP和数码D输入时, Q3n+1Q2n+1Q1n+1Q0n+1=D3D2D1D0 （3）存储：当CP=0，寄存器保持刚接收到的数码不变。

12.3.2 移位寄存器 移位寄存器除了具有寄存数码的功能以外，还有移位的 功能，即寄存器中所存数据可以在移位脉冲的作用下， 逐次左移或右移。 移位寄存器分单向和双向移位寄存器，单向移位寄存器 又分为左移移位寄存器和右移移位寄存器。 所谓左移即把数据从触发器的高位移向低位，而右移则 是把数据从触发器的低位移向高位。 双向移位寄存器则另加控制信号，决定移位寄存器实现 左移移位还是右移移位。 从低位串行输入，Q0～Q3是右移 从高位串行输入，Q3～Q0是左移

分析下图所示右移移位寄存器的功能。 （1）列状态方程。 DSR Q3n+1=D3=Q2n Q2n+1=D2=Q1n Q1n+1=D1=Q0n 1 2 3 DSR 1D C1 FF C P 串行 输出 输入 （1）列状态方程。 Q3n+1=D3=Q2n Q2n+1=D2=Q1n Q1n+1=D1=Q0n Q0n+1=D0=DSR

此电路由四位触发器组成，实现的是右移移位功能，是四位右移 移位寄存器。 （2）列状态转换表。 （3）时序图 t CP Q 1 2 3 DSR 4 CP的顺序 输入DSR Q0 Q1 Q2 Q3 1 2 3 4 （4）说明功能 此电路由四位触发器组成，实现的是右移移位功能，是四位右移 移位寄存器。

MA MB：工作方式控制端。00：保持，01：左移， 10：右移，11：并行置数。 DSR：右移串行数码输入端 DSL：左移串行数码输入端 集成双向移位寄存器CT74LS194 16 15 14 13 12 11 10 9 74LS194 1 2 3 4 5 6 7 8 V CC Q CP M B M A RD DSR D3 D2 D1 D0 DSL GND MA MB：工作方式控制端。00：保持，01：左移， 10：右移，11：并行置数。 DSR：右移串行数码输入端 DSL：左移串行数码输入端 D3D2D1D0：并行数码输入端 Q3Q2Q1Q0：并行数码输出端

CT74LS194的功能表 d3 × 保 持 1 左移输入0 Q0 Q1 Q2 左移输入1 右移输入0 Q3 右移输入1 并行置数 d0 × 保 持 1 左移输入0 Q0 Q1 Q2 左移输入1 右移输入0 Q3 右移输入1 并行置数 d0 d1 d2 置零 D0 D1 D2 D3 DSR DSL CP MB MA RD 说明 输 出 输 入

由于MAMB=10，所以74LS194执行左移移位功能。 Q3 Q2 Q1 Q0 MA=1 CP CT74LS194 MB=0 DSR CR D3 D2 D1 D0 1 DSL CR 由于MAMB=10，所以74LS194执行左移移位功能。

状态转换表 状态转换图 输入 输出 CP DSL Q3 Q2 Q1 Q0 1 2 3 4 5 6 0000 1000 1100 1110 1 2 3 4 5 6 状态转换图 1 2 3 0000 1000 1100 1110 0111 0011 0001 7 4 6 5

12.4 计数器 计数器用于计算输入脉冲个数，还常用于分频、定时等。 按时钟控制方式不同分 同步计数器和异步计数器。 按计数增减分加法计数器、减法计数器和可逆计数器。 按计数器中数字的编码方式分类，可分成二进制计数器、 二—十进制计数器、循环码计数器等。 也可按容量来区分各种不同的计数器，如十进制计数器、六 十进制计数器等。

12.4.1 二进制计数器 1．同步二进制计数器 集成计数器74LS163是可预置的同步四位二进制加法计数器。 CO：进位输出端 5 6 7 8 13 12 11 10 9 16 15 14 CP D3 D2 D1 D0 EP GND Q0 Q3 ET Q1 Q2 CO VCC CO：进位输出端 CP：计数脉冲输入端 ：同步清零端 EP、ET：计数控制端 ：同步置数控制端 D0~D3：并行数据输入端 Q0~Q3：计数器输出端

74LS163的功能表 输 入 输 出 ET EP CP D3 D2 D1 D0 Q3 Q2 Q1 Q0 × 1 ↑ d3 d2 d1 d0 保 持 加 法 计 数 从功能表可以分析，当LD=EP=ET=1时，电路工作在计数状态，状态图如下图所示，共有16个状态，也称为十六进制计数器。

状态转换图 时序图 从时序图可看出，Q0，Q1，Q2，Q3分别是二、四、八和十六分频。

2．异步二进制加法计数器 J K Q Q0 Q1 Q2 CP FF0 FF1 FF2

异步二进制加法计数器的工作波形 8 7 6 5 4 3 2 1 Q0 Q1 Q2 CP

3．异步二进制减法计数器 时钟方程：CP0 = CP， CP1 = ， CP2 = J K Q Q0 Q1 Q2 CP FF0 FF1

异步二进制减法计数器的工作波形 8 7 6 5 4 3 2 1 Q0 Q1 Q2 CP

12.4.2 十进制计数器 1．同步十进制加法计数器 CO：进位输出端 CP：计数脉冲输入端 ：异步清零端 EP、ET：计数控制端 74LS160 1 2 3 4 5 6 7 8 13 12 11 10 9 16 15 14 CP D3 D2 D1 D0 EP GND Q0 Q3 ET Q1 Q2 CO VCC CO：进位输出端 CP：计数脉冲输入端 ：异步清零端 EP、ET：计数控制端 ：同步置数控制端 D0~D3：并行数据输入端 Q0~Q3：计数器输出端

同步十进制计数器74LS160的功能表 输 入 输 出 × 1 ↑ d3 d2 d1 d0 保 持 加 法 计 数 Q3 Q2 Q1 Q0 输 入 输 出 ET EP CP D3 D2 D1 D0 Q3 Q2 Q1 Q0 × 1 ↑ d3 d2 d1 d0 保 持 加 法 计 数

从状态转换图上可以看出，该电路具有自启动功能。 74LS160的状态转换图 /0 /1 从状态转换图上可以看出，该电路具有自启动功能。

74LS163和74LS160的区别： （1）进制不一样， 74LS163是四位二进制即十六进制计数器，而74LS160是十进制计数器。

2．异步十进制计数器 在 4 位异步二进制计数器基础上引入反馈，强迫 电路在计至状态 1001 后就能返回初始状态 0000， 从而利用状态 0000 ~ 1001 实现十进制计数。 利用集成二进制或十进制计数器可方便构成任意进制的 计数器，构成方法有置数法和置零法。

12.5 触发器实验 1．试验目的 （1）进一步理解双稳态触发器的功能。 （2）正确使用74LS73JK触发器和74LS74D触发器。 2．实验内容 （1）用74LS00搭建基本RS触发器，并测试其功能。 （2）验证74LS73JK触发器的功能。 （3）验证74LS74D触发器的功能。

12.6 计数器应用实验 1．实验目的 （1）理解计数器的功能及原理。 （2）正确使用74LS160。 2．实验内容 （2）用JK触发器搭建异步二进制加法计数器，并测试其功能。