基于Qt的sTGC探测器Pad前端板性能测试软件设计 核探测与核电子学国家重点实验室 中国科学技术大学近代物理系 报告人： 王鑫鑫 导 师： 金革 教授

内容摘要 设计背景 1 硬件结构 3 2 软件设计 4 测试结果 5 总结与展望

设计背景 Muon谱仪端盖近端探测器 SW (Small Wheel) ATLAS Phase 1升级任务之一是新建一个New Small Wheel (NSW)用于L1触发和测量Muon轨迹，目的是降低前端误触发率、提高SW的探测效率和分辨率。 在整个ATLAS实验装置的运行中，由于设计上的缺陷，现行Muon谱仪在LHC升级后面临的问题最为紧迫。 —高亮度下，现有的small wheel 的探测效率和分辨率都会急剧下降； —在small wheel 与端盖muon探测器之间的磁铁区域会产生非常多的次级低能质子，由于small wheel的位置分辨能力不够，会造成大量的误触发，而误触发率在90%左右。 为此，ATLAS决定在2018年进行Phase I升级，其主要任务是，研制Muon谱仪端盖NSW新型探测器系统。

NSW由Micromegas和sTGC二种探测器组成 设计背景 NSW由Micromegas和sTGC二种探测器组成 NSW Phase 1 Upgrade主要由端盖升级，NSW离线径迹探测器Micromegas、在线触发探测器sTGC（small Thin Gap Chamber）及电子学读出系统升级，量能器CAL触发电子学升级三部分构成。 ATLAS Phase 1 NSW触发升级，将研制空间分辨率更为精确的新型sTGC探测器，并采用L0级触发Pad ， L1级触发Strip+，和离线径迹重建精确定位的三维读出结构。 该图为NSW探测器架构，右图为一个探测器模块的刨面图，前后为4+4层sTGC触发探测器，中间为Micomegas径迹探测器。 中国科学技术大学负责sTGC全部前端电子学读出板（pFEB & sFEB，33万通道，近2000块读出板)的研制和生产、测试安装。 pFEB 针对pad和wire的信号读出，sFEB针对strip的信号读出。 本文所研究的是pFEB性能测试软件的设计，解决sTGC探测器pFEB性能测试中多通道、多性能参数的需求。

硬件结构 VMM2芯片是为探测器定制的专用读出芯片，由64个具有输入的线性前端通道组成，具有8种可调增益 3个VMM2芯片（192通道） 2个用于缓冲VMM2数据的Kintex-7 FPGA 1个千兆以太网收发器（GET） 2个mini-SAS连接器 VMM2芯片是为探测器定制的专用读出芯片，由64个具有输入的线性前端通道组成，具有8种可调增益 本文针对pFEB的测试采用的VMM模拟输入信号为VMM内部产生的幅度可调的内部测试脉冲信号，该方波信号经一个电容后输入VMM各个线性前端通道。VMM2的输出数字信号进入FPGA，并在FPGA中完成相应的读出和分析。FPGA通过网口与上位机通讯，实现上位机对VMM2的配置和FPGA数据向上位机的数据传输。 数据的读出是通过Qt调用WinPcap库访问数据流经网卡获取，通过WinPcap捕获的事例数据包写入电脑文件中，然后进行后续的数据处理。

设计原理 采集板的性能扫描测试包括 基线幅度测试 VMM内部测试脉冲DAC模拟输出与数字输入标定 VMM阈值DAC模拟输出与数字输入标定 决定阈值的选取、用于估算输入电荷、确定通道基线差异 VMM内部测试脉冲DAC模拟输出与数字输入标定 VMM阈值DAC模拟输出与数字输入标定 单通道增益线性 VMM2芯片具有高动态范围，提供8个增益。 测试在同一增益下VMM2对电荷信号处理后的数字输出与其电荷输入是否成相应比例的线性关系。对于给定的通道增益，可以获得某个输入脉冲下峰值的直方图。 改变脉冲发生器DAC的数字输入值，可以进行线性测试。 通道一致性 验证同一片VMM的各个通道在有外部输入的情况下，是否都有输出，且同一事例率输入下输出事例是否均一，找出坏死通道。 对于VMM2芯片，有一个全局测试脉冲发生器用于校准每个通道的增益。上位机对脉冲发生器幅度的配置输入为数字数值，脉冲发生器DAC输出模拟数值，故需要对模拟输出与数字输入进行标定，才能计算出不同数字输入下VMM各个通道的输入电荷量。 VMM中有全局阈值位，只读出高于预定义阈值的信号的峰值。阈值可通过全局阈值DAC进行调节，全局阈值DAC将设置的数字数值转化成模拟数值。为计算出不同数字输入下VMM各个通道的阈值，需要对模拟输出与数字输入进行标定。

软件设计 测试软件的图形用户界面 多线程 数据采集 用户界面构建 将数据采集与上位机用户界面构建分别放到不同线程，这样在在数据采集时不会影响用户界面的显示与控件的操作，避免了用户界面GUI卡死的现象。 多线程 数据采集 用户界面构建

软件设计 自动测试 XADC自动扫描测试 上位机自动修参测试 外接仿真信号源测试 192通道基线幅度测试 VMM内部测试脉冲DAC模拟输出与数字输入标定 VMM阈值DAC模拟输出与数字输入标定 单通道增益线性 通道一致性 XADC自动扫描测试 上位机自动修参测试 外接仿真信号源测试 后面三项的测试需要利用VMM芯片中一个复用模拟管脚pdo，在前期的测试中，需要用示波器连接该管脚读出模拟数值进行单次测量。考虑到测试通道多，利用示波器测试非常耗时且不利于多次测量取平均值采样，所以本测试平台使用FPGA 中的XADC进行自动扫描来完成这三项测试，自动改变配置位，通过XADC采样，将模拟数值转化成数字数据通过以太网输出到计算机中，再进行后续的处理达到快速测量的目的。 在自动扫描测试中，针对不同的测试情况，用户在GUI中设置相应的测试起始和终止条件，并下发开始命令，便开始扫描测试的循环，每次由上位机进行判断是否停止扫描，若停止条件为假，则修改配置位，继续下一个循环测试；若停止条件为真，则结束测试，对测试结果进行数据处理。 自动测试

测试结果 基线幅度测试 单通道增益线性测试 阈值DAC的模拟输出与数字输入标定 内部测试脉冲DAC的模拟输出与数字输入标定 VMM2芯片是为探测器设计的专用读出芯片 阈值DAC的模拟输出与数字输入标定 内部测试脉冲DAC的模拟输出与数字输入标定

总结与展望 本套自扫描测试平台软件界面美观，操作流畅，用户使用方便，稳定性好，成功实现了对pFEB相应参数的自动测试功能，同时它也可用于sFEB的扫描测试。 未来将完善通道自动扫描测试方案，对本软件进行优化，增加它的功能，以应对前端电子学繁重的测试工作； 改变数据分析方式，期望能够做到对采集的数据进行在线处理与实时显示。

敬请批评指正，谢谢！