電子電路佈線與構裝 1月作業 通訊四甲 B09622027 李忠憲.

Presentation on theme: "電子電路佈線與構裝 1月作業 通訊四甲 B09622027 李忠憲."— Presentation transcript:

1 電子電路佈線與構裝 1月作業 通訊四甲 B 李忠憲

2 TSV製程技術整合分析 International SEMATECH (ISMT)於公元2005年開始，將三維導線互連技術(3D Interconnects)列為首要挑戰性技術之排名榜上。發展TSV技術之主要驅動力在於導線長度之縮短，以提升訊號與電力之傳輸速度，在晶片微縮趨勢下，這些都是最具關鍵性之性能因素。TSV製程技術可將晶片或晶圓進行垂直堆疊，使導線連接長度縮短到等於晶片厚度，目前導線連接長度已減低到70μm。而且可將異質元件進行整合(Heterogeneous Integration of Different ICs)，例如將記憶體堆疊於處理器上方，由於TSV垂直導線連接可減低寄生效應(Parasitic) (例如：雜散電容、藕合電感或電阻洩露等)，可提供高速與低損耗之記憶體與處理器界面。如果搭配面積矩陣(Area Array)之構裝方式，則可提高垂直導線之連接密度。針對TSV主要關鍵製程技術進行系統性探討，內容包括：導孔的形成(Via Formation)、導孔的填充(Via Filling)、晶圓接合(Wafer Bonding)、及各種TSV整合技術(Via Fist, Via Last)等。

3 導孔的形成(Via Formation) TSV導孔的形成可使用Bosch深反應性離子蝕刻(Bosch Deep Reactive Ion Etching; Bosch DRIE)、低温型深反應性離子蝕刻(Cryogenic DRIE)、雷射鑽孔(Laser Drilling)，或各種濕式蝕刻(等向性及非等向性蝕刻)技術。在導孔形成製程上特別要求其輪廓尺寸之一致性，以及導孔不能有殘渣存在，並且導孔的形成必須能夠達到相當高的速度需求。導孔(Via)規格則根據應用領域的不同而定，其直徑範圍為5~100um，深度範圍為10~100um，導孔密度為102到105 Vias / Chip

4 雷射鑽孔(Laser Drill) 雷射鑽孔技術起源於1980年代中期，由於雷射鑽孔對於矽會有溶解現像，所以會產生飛濺的矽殘渣。使用雷射鑽孔來形成TSV導孔時，兩個主動元件(Active Devices)之間最小必須保持2μm的距離，以防止元件特性受到影響。針對直徑小於25μm的導孔，則很難採用雷射鑽孔來形成TSV導孔。一般雷射鑽孔所形成導孔側壁(Sidewall)的斜率為1.3°到1.6°。

5 Bosch深反應性離子蝕刻(Bosch DRIE)
使用Bosch DRIE會快速轉換SF6電漿蝕刻與聚合物氣體(C4F8)表面鈍化兩道步驟，在聚合物沉積與低RF Bias電壓條件下，其蝕刻對於光阻的選擇比很高，在一些情況下蝕刻選擇比甚至可高達100 : 1。Bosch DRIE所形成TSV的導孔側壁(Via Sidewall)非常平直，由於交替變換蝕刻(Etching)和鈍化(Passivation)兩道步驟，所以可確保導孔側壁幾乎呈平直狀態，圖1為Bosch DRIE製程步驟與其所形成TSV導孔之SEM照片。

6 圖一：Bosch DRIE製程步驟及其所形成TSV導孔之SEM照片。

7 導孔的填充(Via Filling) 當TSV導孔形成後，接著進行绝緣層(Insulation Layer)沉積，以作為矽和導體間的绝緣材料。沉積绝緣層的方式，包括：熱化學氣相沉積(Thermal CVD) 法、使用Silane和Tetra-Ethoxysilane (TEOS)氧化物之電漿輔助化學氣相沉積(PE-CVD) 法，以及使用低壓化學氣相沉積(LP-CVD)法來沉積氮化物層(Nitride Layer)。

8 一旦形成绝緣層後，緊接著進行金屬化沉積，TSV導孔填充的導電材料，則包括：銅(Cu)、鎢(W)和多晶矽(Polysilicon)等。其中，銅具有優良導電率，電鍍銅(Copper Electroplating)可作為TSV導孔之充填。如果TSV導孔深度較淺時，電鍍銅可完全充填導孔。然而，當TSV導孔之深度較深時，由於矽熱膨脹係數( 3 ppm /℃)與銅熱膨脹係數( 16 ppm /℃)相差極大，使用電鍍銅作導孔完全充填時，會產生熱機械應力(Thermo-Mechanical Stress)，進而導致內部介電層(Internal Dielectric Layer)與矽基材產生裂縫(Crack)。

9 此外，在TSV導孔側壁(Sidewall)沉積絕緣層薄膜會有高電容產生，進而影響電性。針對大直徑TSV導孔，由於使用電鍍作充填之速度太慢，圖二為比利時IMEC改採用厚度為2~5μm聚合物(Polymer)絕緣層來填補電鍍銅充填導孔所剩下的體積。由於厚度較厚之聚合物絕緣層為低介電材料，可以解決一般絕緣層薄膜之高電容問題。使用聚合物絕緣層可減少導孔內銅的比例，進而降低矽與銅因熱膨脹係數差距大所產生的熱機械應力，而且此聚合物薄膜製程與晶圓後段導線製程，彼此具有相容性。

10 圖二：IMEC採用厚度為2~5μm聚合物絕緣層，來填補電鍍銅充填導孔所剩下的體積。

11 鎢(W)與鉬(Mo)也可用來充填TSV導孔，雖然在導電性能上不如銅，但兩者之熱膨脹係數都低於銅(W: 4. 5 ppm / ℃; Mo: 4
鎢(W)與鉬(Mo)也可用來充填TSV導孔，雖然在導電性能上不如銅，但兩者之熱膨脹係數都低於銅(W: 4.5 ppm / ℃; Mo: 4.8 ppm / ℃；Cu: 16 ppm /℃)，而且與矽(Si: 3 ppm /℃)較接近。所以使用鎢(W)與鉬(Mo)金屬來進行導孔充填，可減少熱機械應力。圖三為導孔充填這些金屬的各種方法[4]，其中物理氣相沉積(Physical Vapor Deposition; PVD)或濺鍍(Sputtering)可用於較小直徑導孔之填充，但是PVD缺點就是沉積速度慢且覆蓋性不良。 雷射輔助化學氣相沉積(Laser-Assisted Chemical Vapor Deposition)，可快速沉積鎢(W)與鉬(Mo)金屬於深導孔內。此外，還有許多不同的金屬-陶瓷複合材料，由於具備較低熱膨脹係數，亦可應用於導孔填充，但針對深寬比大於5之深盲孔，則不易進行導孔充填，必須使用特殊製程以充填此種導孔。

12 圖三：導孔充填金屬的各種方法

13 聚合物接合(Polymer Bonding)
聚合物之晶圓接合不需要特殊表面處理，例如：平坦化與過度清洗(Excessive Cleaning)步驟。聚合物接合對於晶圓表面之顆粒污染物較不敏感，一般常使用於晶圓接合的聚合物，則包括：熱塑性聚合物(Thermoplastic Polymers)及熱固性聚合物(Thermosetting Polymers)兩種。欲接合之兩片晶圓表面，首先旋轉塗佈液態聚合物，然後進行加熱以去除溶劑，以及形成聚合物交鏈作用(Cross-Linking)。然後將兩片晶圓於真空壓力下小心進行對準及接合。接著在真空環境下烘烤，以形成強而可靠的接合界面。聚合物晶圓接合種類，包括：負光阻[10~11]、BCB(Benzocyclobutene) [2, 12~14]、Parylene[6]及Polyimide[7, 15]等，其中BCB具有傑出的晶圓接合能力、抗化學腐蝕性、以及具備良好接合強度。 晶圓接合前進行部份烘烤(Partially Curing)，可減少BCB之迴焊(Reflow)，並且促進BCB層均勻性，進而避免接合所導致的對位不良[13]。負光阻與Polyimide皆可使用氧電漿(Oxygen Plasma)進行蝕刻，所以非常適合於犧牲性接合層(Sacrificial Bonding)，或3D整合平台(例如MEMS應用)之暫時性接合應用上。圖四為使用BCB聚合物，將具有銅-氧化物互連結構之晶圓與玻璃進行接合，然後經由研磨、拋光、濕式蝕刻等步驟，以去除矽基板之照片。使用聚合物接合之優點，包括：(1)聚合物接合與IC製程相容、(2)接合溫度低、(3)接合強度較不容易受內層顆粒所影響。然而，在接合與烘烤製程上則容易產生對位不準問題，這是聚合物接合尚待克服之技術瓶頸。

14 圖四：使用聚合物進行接合之照片

15 結論 全球正積極研發TSV技術，微電子構裝將朝向3D系統整合。本文已針對TSV製程技術進行介紹，TSV製程雖然具有多種變化，但其關鍵技術可簡單歸納為：導孔的形成(Via Formation)、導孔的填充(Via Filling)、晶圓接合(Wafer Bonding)及晶圓薄化(Wafer Thinning)等四大步驟。在TSV技術發展上，目前仍有許多挑戰有待克服，並且這是一項需要整合各種專業領域的技術