第一节 存储器概述 一、存储器分类 访问方式的随机 SRAM 访问位置的随机 RAM DRAM 存 储 器 系 统 主存（内存）

Presentation on theme: "第一节 存储器概述 一、存储器分类 访问方式的随机 SRAM 访问位置的随机 RAM DRAM 存 储 器 系 统 主存（内存）"— Presentation transcript:

1 第一节 存储器概述 一、存储器分类 访问方式的随机 SRAM 访问位置的随机 RAM DRAM 存 储 器 系 统 主存（内存）
第一节 存储器概述 一、存储器分类 访问方式的随机 SRAM 访问位置的随机 RAM DRAM 存 储 器 系 统 主存（内存） 半导体存储器 ROM 随机 易失 永久 辅存（外存） 磁存储器 磁盘 软盘 顺序 永久 光存储器 磁带 硬盘 闪速存储器 随机 2018年11月19日星期一 第三章 存储系统

2 二、存储器的层次结构 第一节 存储器概述 1、速度快、容量大、价格低 2、程序的局部性原理 寄存器堆 L1 Cache L2 Cache
第一节 存储器概述 二、存储器的层次结构 1、速度快、容量大、价格低 2、程序的局部性原理 寄存器堆 L1 Cache L2 Cache 主存储器 辅助存储器 CPU 内存储器 外存储器 速度快 容量小 位价格高 Cache-主存层次 主存-外存层次 L=0T L=0~2T L=2~10T L=10~100T L=100K~1MT 2018年11月19日星期一 第三章 存储系统

3 第一节 存储器概述 三、存储器技术指标 1、容量：包含的存储元个数 - 位（b） - 字节（B） - 1K=210=1024
第一节 存储器概述 三、存储器技术指标 1、容量：包含的存储元个数 - 位（b） - 字节（B） - 1K=210=1024 - 1M=220=1024K - 1G=230=1024M - 1T=240=1024G 2、访问速度 - 访问一次存储器所用的时间，一般用存储周期表示 3、带宽 - 单位时间内所访问的信息量，单位一般为位/秒或字节/秒 2018年11月19日星期一 第三章 存储系统

4 第二节 半导体存储器 T1 T2 T3 T4 T5 T6 T7 T8 D A B X Y Vcc GND 一、概述
第二节 半导体存储器 T1 T2 T3 T4 T5 T6 T7 T8 D A B X Y Vcc GND 一、概述 1、包括随机访问存储器（又有静态和动态之分）、只读存储器、闪速存储器和高速缓冲存储器（Cache） 2、特点是：速度快（与磁存储器相比），体积小，可靠性高 3、不同特性的半导体存储器有不同的组织和用途，下面一一介绍 二、静态随机访问（读或写）存储器（SRAM） 1、SRAM的基本存储元 X Y D - 双稳态电路，六管（T7和T8一行共用），A点的电位表示所存二进制数位 - 只有X和Y同时为高电平，该存储元才能通过D线和外界交换信息 2018年11月19日星期一 第三章 存储系统

5 第二节 半导体存储器 CPU A B C D 2、SRAM存储器的组织
第二节 半导体存储器 2、SRAM存储器的组织 - 计算机系统的主存就是由成千上万个这种存储元组成的，每个存储元保存一位二进制数。CPU访问主存时，不但要准确地读写某个存储元，而且还不能影响别的存储元（改变其值） - CPU与存储元如何组织，才能正确访问 CPU X0 Y0 D0 X1 Y1 D1 X2 Y2 D2 X3 Y3 D3 A B C D 如CPU需要访问（读或写）B，则CPU先使X1和Y1两条线为高电平，再从D1线上读取B中的值（0或1）或将要写入的数（0或1）送上D1线，通过D1写入B存储元 满足要求，但不现实。需要减少连线 2018年11月19日星期一 第三章 存储系统

6 第二节 半导体存储器 CPU X0 D0 A X1 D1 B X3 D3 D X2 D2 C CPU X0 D0 A X1 B X3 D
第二节 半导体存储器 分析：数据线无法再减 访问A时，X3X2X1X0=0001 访问B时，X3X2X1X0=0010 访问C时，X3X2X1X0=0100 访问D时，X3X2X1X0=1000 但实际上，X3X2X1X0四条线的高低电平组合共有16种 也即，要区别4个存储元，只需两条线即可。比如： X1X0=00，选通A X1X0=01，选通B X1X0=10，选通C X1X0=11，选通D CPU X0 D0 A X1 D1 B X3 D3 D X2 D2 C CPU X0 D0 A X1 B X3 D X2 C D线（数据线） 有效减少。如 CPU要访问C存 储元，同样先要 使X2线为高电平， 此时，由于D线 公用，为使访问 C时不影响到其 他连在同一条D 线上的存储元， 则同时要使X0， X1和X3位低点平， 才能保证正确访 问。X线数仍是 线性关系 X D A 线数与存储元 的个数仍然是 线性关系，没 有本质的改变 2018年11月19日星期一 第三章 存储系统

7 第二节 半导体存储器 CPU A B D C D0 X0 X1 1 CPU A B D C D0 X0 X1 1 CPU A B D C
第二节 半导体存储器 CPU A B D C D0 X0 X1 1 CPU A B D C D0 X0 X1 1 CPU A B D C D0 X0 X1 1 CPU A B D C D0 X0 X1 1 2018年11月19日星期一 第三章 存储系统

8 第二节 半导体存储器 CPU A B D C D0 A0 A1 CPU A B D C D0 A0 A1 E F H G 2-4译码器 D1
第二节 半导体存储器 CPU A B D C D0 A0 A1 称D0为数据线，当A1A0=00时选通A存储元，我们称A存储元的地址为00，A1A0为地址线。也就是说，地址也是一个二进制数，说某单元的地址是x，是指将x放到地址线上时，能唯一选通该单元，显然，地址与具体逻辑电路有关系。所以，CPU访问内存储器的过程是：无论读写，首先要在地址线上给出地址，唯一选中存储器中的一个存储单元，然后再通过数据线与该选中单元进行读或写操作 CPU A B D C D0 A0 A1 E F H G 2-4译码器 D1 以上就是存储器中存储元的一般组织方式，但如果CPU每次只访问一个存储元，显然速度太慢。我们把CPU一次能访问的存储元的个数称为一个存储单元，数据线的条数标识该值，一般称为机器字长 存储单元 2018年11月19日星期一 第三章 存储系统

9 第二节 半导体存储器 DB AB 3、SRAM存储器实例（集成电路芯片） - Intel 2114
第二节 半导体存储器 3、SRAM存储器实例（集成电路芯片） - Intel 2114 - 芯片内部包含基本的存储元阵列，地址译码电路，读写控制电路 法 译码器 表 1 1022 DB AB 1023 1 2 3 63 62 61 60 …… 4-16译码器 6-64译码器 CS WE DB AB 15 这样译码较难实现，译码器电路复杂，线数太多 片选信号非常重要 2018年11月19日星期一 第三章 存储系统

10 第二节 半导体存储器 z CPU 所需芯片片数=CPU能访问的存储器总容量/每个芯片能提供的容量
第二节 半导体存储器 所需芯片片数=CPU能访问的存储器总容量/每个芯片能提供的容量 依据芯片的地址线把CPU的地址线分为片内地址（一般用低位地址线）和片外地址两部分 片内地址线直接与芯片地址线相连 片外地址线经过译码与芯片的片选端相连 4、存储器芯片与CPU连接 - 一个存储器芯片的容量小于CPU能访问的存储器容量 - 主要有字扩展、位扩展和字位同时扩展 - 例1：CPU的AB=16，DB=8。SRAM芯片容量为16K*8（字扩展） z CPU 2-4 译码 器 CS D7~D0 A13~A0 A14 A15 算各片的地址范围 2018年11月19日星期一 第三章 存储系统

11 第二节 半导体存储器 z CPU - 例2：CPU的AB=14，DB=8。SRAM芯片容量为16K*2（位扩展） CS
第二节 半导体存储器 - 例2：CPU的AB=14，DB=8。SRAM芯片容量为16K*2（位扩展） z CPU CS D1D0 A13~A0 D7~D6 D5~D4 D3~D2 D1~D0 芯片存储单元的位数小于CPU一次能访问的位数 用多个芯片中相同位置的多个存储单元来构成 地址线相同，数据线不同 2018年11月19日星期一 第三章 存储系统

12 第二节 半导体存储器 A B C D z CPU - 例3：CPU的AB=16，DB=8。SRAM芯片容量为32K*4（字位同时扩展） CS
第二节 半导体存储器 - 例3：CPU的AB=16，DB=8。SRAM芯片容量为32K*4（字位同时扩展） z CPU CS D3D0 A14~A0 D7~D4 D3~D0 A15 A B C D 字位同时扩展 先位扩展 再字扩展 2018年11月19日星期一 第三章 存储系统

13 第二节 半导体存储器 5、存储器的读写周期 - CPU访问一次内存储器需要一定的时间 - 读过程 • CPU发射地址→选通→读取数据
第二节 半导体存储器 5、存储器的读写周期 - CPU访问一次内存储器需要一定的时间 - 读过程 • CPU发射地址→选通→读取数据 - 写过程 • CPU发射地址→选通→写数据 - 基本的SRAM内存的访问速度可达到2ns 2018年11月19日星期一 第三章 存储系统

14 三、动态随机访问存储器（DRAM） 第二节 半导体存储器 …… 1、DRAM的基本存储元 - 通过电容是否充电表示所存信息
第二节 半导体存储器 三、动态随机访问存储器（DRAM） 1、DRAM的基本存储元 - 通过电容是否充电表示所存信息 C T D X - 电容泄漏，需要定期补偿（刷新） - 体积小，密度大，集成度高，容量大 - 刷新需要时间，与SRAM比，速度慢 - 读操作是破坏性读出，需要恢复 第0行（128个） 第1行（128个） 第126行（128个） 第127行（128个） 7-128译码 放大及缓冲区(128) …… 高位 地址 低位地址 2、DRAM存储器芯片 - Intel2116(16K*1) - 增加放大电路 - 地址引脚只一半 - 外围电路复杂 2018年11月19日星期一 第三章 存储系统

15 第二节 半导体存储器 类型 速度 密度 容量 价格 用途 SRAM 快(3ns) 低 小 高 Cache
第二节 半导体存储器 3、DRAM存储器的刷新 - DRAM存储器必须进行刷新 - 通过读操作进行刷新（只是读操作过程的一半），按行刷新 - 刷新周期：从上一次对整个存储器刷新结束到下一次对整个存储器刷新 一遍为止的时间，一般为2ms - 刷新一行的时间：就是一次读操作的时间，即一个读周期 - 常用刷新方式：集中式，分散式，异步式（参见教材P84） 4、SRAM和DRAM的比较 类型 速度 密度 容量 价格 用途 SRAM 快(3ns) 低 小 高 Cache DRAM 慢(60ns) 高 大 低 主存 2018年11月19日星期一 第三章 存储系统

16 第二节 半导体存储器 5、各种快速DRAM 第三章 存储系统
第二节 半导体存储器 5、各种快速DRAM - FPM-DRAM（快速页模式）：每一行称为一页，突发连续访问4个地址，速度为 。若没有突发技术，则为 ，1995年 - EDO-RAM（扩展数据输出）：在连续访问期间允许时间重叠（参见教材P88），必须相应主板芯片支持，速度为 ，1998年 - SDRAM（同步DRAM）：消除了异步DRAM的大部分延迟，是一种与内存总线运行同步的DRAM，速度为 ，2000年 - DDR-SDRAM（双倍数据速率）：并不将实际时钟频率加倍，而是通过在每个传输周期里传输两次来获得加倍性能。2001年多数主板支持 - RDRAM（Rambus DRAM）：1999年出现在高端PC系统里的崭新内存设计方法，内宽外窄，多通道，低电压。Intel承诺2001年支持 - DIP（Dual Inline Package，双内联封装），SIMM（Single Inline Memory Module，单内联内存模块，30针和72针），DIMM（Dual Inline Memory Module，双内联内存模块，168针和184针），RIMM（Rambus Inline Memory Module，184针） 2018年11月19日星期一 第三章 存储系统

17 第二节 半导体存储器 四、只读存储器和闪速存储器 五、高速半导体存储器 1、只读存储器（ROM）
第二节 半导体存储器 四、只读存储器和闪速存储器 1、只读存储器（ROM） - ROM，PROM，EPROM，EEPROM - EPROM的引脚：与RAM比，没有WE端，增加PD/PGM和Vpp 2、闪速存储器（flash） - 通过在EPROM功能基础上增加电路的电擦除和重新编程能力改造而成，高密度、非易失的随机访问（读/写）半导体存储器 五、高速半导体存储器 1、双端口存储器 - 就存储器而言，端口是指包含地址线和数据线的读写部件 - 一般存储器芯片只有一个端口。双端口，4端口和8端口 - 存在写冲突 - 价格昂贵，用于并行计算机中 2018年11月19日星期一 第三章 存储系统

18 第二节 半导体存储器 2、多体交叉存储器 z CPU - 多体指多个存储器模块，交叉指多模块交叉编址
第二节 半导体存储器 2、多体交叉存储器 - 多体指多个存储器模块，交叉指多模块交叉编址 - 内存储器的组织结构使多体交叉很容易实现 z CPU 2-4 译码 器 CS D7~D0 A13~A0 A14 A15 速 度 慢 速度快 存储器控制部件 A15~A2 A0 A1 2018年11月19日星期一 第三章 存储系统

19 第二节 半导体存储器 u 3、相联存储器 - 是一种非常重要的特殊存储器 - 一般存储器按地址访问，相联存储器按内容来访问 地址：存储单元
第二节 半导体存储器 3、相联存储器 - 是一种非常重要的特殊存储器 - 一般存储器按地址访问，相联存储器按内容来访问 地址：存储单元 x y z …… w 1 2 5000 一般存储器 地址：存 储 单 元 x y z …… w 1 2 50 a b c u 相联存储器 u 1 w - 主要用于快速查找，硬件查找，各种地址映像 2018年11月19日星期一 第三章 存储系统

20 一、Cache基本原理 第三节 Cache存储器 CPU 主存 Cache 1、Cache的功能和特点
- 由高速SRAM组成 - 容量小（1/1000），速度快（1/10），功能全由硬件实现 2、Cache的基本工作原理 CPU 主存 地址映射机制 主存地址 Cache地址 Cache - CPU访问主存时同时访问Cache - 第一次肯定不命中 ，则CPU直接访问主存，并将相应块(行)猝发式读入Cache中某块 - 第二次CPU可能直接从Cache读入(命中)，提高了速度 - 某次不命中时，调入新主存块 - 当Cache中无空闲块时，要替换 2018年11月19日星期一 第三章 存储系统

21 - 一般Cache的命中率H在90%以上，可达98%
，较为准确 - 衡量标准最终是程序执行时间 - ，其中 - 一般Cache的命中率H在90%以上，可达98% 2018年11月19日星期一 第三章 存储系统

22 采用块概念后，地址由一维线性地址转变为二维的块号和块内地址
第三节 Cache存储器 CPU 主存地址 Cache地址 0000 0100 1000 1100 000000 000100 001000 001100 010000 010100 011000 011100 100000 100100 101000 101100 110000 110100 111000 111100 a b c d 地址 映射 机构 数据线 二、主存与Cache的地址映射 1、数据交换单位：块（行），块大小相同，块数不同 2、地址映射方法：把主存某单元如何定位到Cache某单元 3、全相联：主存的任意一块可以装入到Cache的任意一块中 特点：块冲突率低，相对命中率高； 地址映射速度慢，使得命中时间长 a b c d 采用块概念后，地址由一维线性地址转变为二维的块号和块内地址 2018年11月19日星期一 第三章 存储系统

23 第三节 Cache存储器 4、直接映射：主存某块只能被交换到Cache的特定某块中 CPU a b c d a b c d 01 01 00
地址线 Cache地址 0000 0100 1000 1100 000000 000100 001000 001100 010000 010100 011000 011100 100000 100100 101000 101100 110000 110100 111000 111100 a b c d 主存地址 数据线 目录表地址 00 01 10 11 相等？ 01 特点：地址映射速度快，使得命中时间短 块冲突率高，相对命中率低 a b c d 2018年11月19日星期一 第三章 存储系统

24 第三节 Cache存储器 1、Cache中无空闲块时，需要替换 三、替换策略 5、组相联 - 将Cache块分成组，组内全相联，组间直接映像
- 既保证速度，又提高命中率 - 一般4路或8路组相联 三、替换策略 1、Cache中无空闲块时，需要替换 2、主要采用最近最少使用替换算法 3、替换算法全由硬件实现 2018年11月19日星期一 第三章 存储系统

25 第四节 虚拟存储器 一、虚拟存储器的基本概念 CPU 1、程序的局部性原理 2、主存-辅存层次 主 存 3、基本思想
第四节 虚拟存储器 一、虚拟存储器的基本概念 1、程序的局部性原理 2、主存-辅存层次 3、基本思想 - 程序在内主存中被CPU执行 - 分段装入 - OS实现 - 逻辑地址(程序地址空间)，虚拟地址，实地址(物理地址) - 解决容量矛盾，管理存储设备 - 基本信息传送单位：页(比块大得多)、段(比页大) CPU 主 存 辅 存 用户 程序 虚存 外存 用户 程序 2018年11月19日星期一 第三章 存储系统

26 第四节 虚拟存储器 二、页式虚拟存储器 1、把虚拟存储器空间分成页
第四节 虚拟存储器 二、页式虚拟存储器 1、把虚拟存储器空间分成页 2、OS把待执行程序按页装入虚存中（主要看操作系统的管理方案和当前实际的存储资源以及进程（正在执行的程序）本身的优先情况） 3、OS为每个装入虚存的程序建立一个页表，记录地址映射关系 4、OS为整个内存建立一个全局页表，记录整个内存的使用情况 5、一个程序在执行过程中可能（只能是可能）要换页 6、替换算法主要是LRU算法 7、地址映射通过页表完成 2018年11月19日星期一 第三章 存储系统

27 第四节 虚拟存储器 8、页式虚拟举例 CPU 页 表 主 存 用户程序 辅 外存 用户程序1 虚存 第三章 存储系统 1 2 3 4 5 6
第四节 虚拟存储器 8、页式虚拟举例 主 存 辅 虚存 外存 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 用户程序1 用户程序 CPU 逻辑 页号 装入 位 主存 地址 物理 页 表 2018年11月19日星期一 第三章 存储系统

28 第五节 外存储器 二、硬磁盘存储器 一、外存储器概述 1、相对内存而言，非易失性，非破坏性读出，容量大，速度慢
第五节 外存储器 一、外存储器概述 1、相对内存而言，非易失性，非破坏性读出，容量大，速度慢 2、磁存储器（硬磁盘，软磁盘，磁带 ），光存储器（LD，CD，VCD，DVD），半导体存储器（闪速存储器） 二、硬磁盘存储器 1、磁性存储原理 - 之前是穿孔卡片。IBM1952年磁带机，1956年硬磁盘，1971年软磁盘 - 衬底材料上沉着磁化材料，磁性颗粒的磁场初始散乱，在 磁头上施加不同方向的电流，将磁性颗粒磁化为两种稳定的剩磁状态 - 记录方式（数据编码方式）：形成不同写入电流波形的方式，主要为定时（或曰同步）。FM，MFM，RLL（游程长度受限）。教材P252 - 磁头（铁氧体磁头、金属间隙磁头、薄膜磁头、磁性电阻磁头和超级磁性电阻磁头）和记录方式是容量改善的最主要因素 - 磁头工作时和磁盘的间隙约10纳米，是人的头发的1/8000 年，找道时间>85ms到<4.2ms。150美元/兆字节到0.5美元/兆字节 硬盘驱动器的终极比喻： 早期，一架747以500公里的时速离地面几英尺高飞行 这些摩天大楼一样的磁头（长1361英尺，宽1083英尺，高330英尺）浮在一层只有5毫米厚（大约0.2英寸）的气垫上，运行速度1780万英里/小时（每秒4958英里），同时在间距只有0.98英尺的磁道上读取间隔只有0.85英寸的数据位。相当于距地球表面0.2英寸每5秒钟绕地球一次 2018年11月19日星期一 第三章 存储系统

29 第五节 外存储器 2、硬磁盘组成 - 磁介质：盘片，磁头，磁道，扇区，柱面
第五节 外存储器 2、硬磁盘组成 - 磁介质：盘片，磁头，磁道，扇区，柱面 - 硬磁盘驱动器：定位驱动系统，主轴系统，数据转换系统（精密！！） - 硬磁盘控制器：是主机与硬磁盘驱动器之间的接口 1978~1989：ST506，大部分功能集中在硬盘卡上。淘汰 1983~1991：ESDI，硬盘上的功能多一些，多功能卡。淘汰 1986~现在：SCSI（小型计算机系统接口），将各类设备接入PC的通用接口（硬盘比较多）。高性能PC（工作站、网络服务器） 1986~现在：IDE（集成驱动器电路）/ATA（AT嵌入式接口），IDE是一个一般性的术语，描述驱动器与控制器集成在一起的情况。而ATA是专用于硬磁盘的IDE，其特点是将所有控制功能完全与驱动器集成在一起，用一条40芯扁平电缆与系统总线相连即可，最快100MB/sec 2001~现在：SATA（串行ATA），解决ATA信号定时，电磁接口等问题，总线速率6000M/HZ，带宽600MB/sec 2018年11月19日星期一 第三章 存储系统

30 第五节 外存储器 3、硬磁盘分类 - 可移动磁头固定盘片的磁盘机 - 固定磁头磁盘机 - 可移动磁头可换盘片的磁盘机
第五节 外存储器 3、硬磁盘分类 - 可移动磁头固定盘片的磁盘机 - 固定磁头磁盘机 - 可移动磁头可换盘片的磁盘机 - 温彻斯特磁盘机：IBM研发的密封组合式的可移动磁头固定盘片的磁盘机，应用最广 4、硬磁盘性能指标 - 可靠性：MTBF (Mean Time Between Failures，故障平均间隔时间)，300000~800000小时 - S.M.A.R.T (自检测、分析和报告技术，Self-Monitoring, Analysis, and Reporting Technology)，提供磁盘驱动器故障预测的工业标准 - 性能：平均找道时间(磁头移过全部柱面1/3的时间，10ms~20ms) 平均等待时间(7200转数/分钟，4.17ms) - 平均传输速率：50MB/sec 2018年11月19日星期一 第三章 存储系统

31 第五节 外存储器 5、硬磁盘的格式化 - 低级格式化（LLF）：将磁道划分成特定数目的扇区，创建扇区之间和磁道之间的间隔，并记录扇区头部和尾部信息。并用一个特征值填充每个扇区的数据域。划分扇区时主要有：标准记录格式，分区记录格式（zoned recording） - 分区：在硬盘上创建分区可以允许硬盘支持多个独立的文件系统，每个系统都位于自己的分区里。这可以使一个硬盘驱动器运行多种操作系统，或允许一个操作系统将磁盘用作多个卷标或逻辑驱动器。每个硬盘必须至少有1个分区，最多有4个分区，每个分区可以支持相同或不同的文件系统。分区信息保存在0头0柱面第1扇区（称为主引导扇区MBR）,具体参见不同操作系统的分区程序 - 高级格式化（HLF）：操作系统创建管理磁盘上文件和数据所必需的结构，它为磁盘创建一张内容目录，每个分区有一个引导扇区，文件分配表，根目录等内容 2018年11月19日星期一 第三章 存储系统

32 第五节 外存储器 三、光存储器 1、1984年，Philips和Sony联合开发，CD-ROM
第五节 外存储器 三、光存储器 1、1984年，Philips和Sony联合开发，CD-ROM 2、类型：CD-ROM（致密盘只读存储器），容量737MB CD-R（可刻录CD） CD-RW（可重写CD） DVD（通用数字光盘，Digital Versatile Disc），容量4.7G 可写式DVD：DVD-RAM，DVD-R，DVD-RW，DVD+RW 3、CD-ROM文件系统：ISO 9660 4、与磁存储器相比：容量小，速度慢 5、自磁存储器诞生40多年以来，磁性存储的面密度增长了 倍，磁性存储器的发展空间已经非常有限，而全息照相技术被称为未来最有前途的技术，该技术用激光将数据三维地写入水晶盘片或立方体 2018年11月19日星期一 第三章 存储系统