數位邏輯與電子學 陳鍾誠 2005年5月16日.

Presentation on theme: "數位邏輯與電子學 陳鍾誠 2005年5月16日."— Presentation transcript:

1 數位邏輯與電子學 陳鍾誠 2005年5月16日

2 邏輯閘

3 開關 圖2.1　二進位開關。

4 開關控制 圖2.2　由開關所控制的燈光 。 L(x) = x

5 串聯與並聯 圖2.3　兩個基本函數 。

6 反向 NOT 假設在開關為閉路時有正向的動作發生，例如點亮燈光。 假設我們連接燈光如圖2.5所示。此例中開關與燈光為並聯，而不是串聯。
我們在這個電路中加了一個額外的電阻，以確保開關為閉路時不會使電源短路。當開關為開路時，燈光會亮。如此行為可以表示如下： 圖2.5　反向電路。

7 以開關實作邏輯函數 圖2 .4說明如何用三個開關以更複雜的方式控制燈光。
如何用三個開關以更複雜的方式控制燈光。此開關的串－並聯 (serial-parallel connection) 是實作下列邏輯函數： 當x3 = 1，而且至少x1或x2輸入為1時，燈光會亮。 S x 1 L 電源 2 燈光 3

8 邏輯閘是由電晶體所組成的 電晶體 類型 特徵 主流 雙極接面電晶體 (TTL、ECL) 金氧半導體場效電晶體 (MOSFET)
某些狀況下、電會流過、某些狀況下不會。 穿遂效應。 主流

9 MOSFET

10 P-Channel MOSFET : 斷路狀態
+ + + + + + + + + + + + + + + + 因為正電對正電排斥，正電進不來 ，因此不通。

11 P-Channel MOSFET : 通路狀態
+ + + + + + + + + + + + + + + + 因為負電吸引下，正電穿過 N 型矽，通了，稱為穿隧效應。

12 ＮＭＯＳ的原理

13 NMOS電晶體的電流電壓關係

14 CMOS反向器的電壓轉換特徵

15 積體電路中的寄生電容

16 CMOS電路的動態電流

17 傳遞延遲的扇出的影響

18 緩衝器 緩衝器 (buffer) 是一個邏輯閘，有一個輸入x，一個輸出f，而且f = x。
如圖3.56a所示。我們可以建立不同驅動能力 (drive capability) 的緩衝器，依電晶體的大小而不同。 衝器的電晶體比用在典型邏輯閘的電晶體還大。非反向緩衝器的圖形符號如圖3.56b所示。 另一種緩衝器是反向緩衝器 (inverting buffer)。 緩衝器可以處理相當大量的電流，因為是以大型電晶體建構而成。這種使用緩衝器的例子是發光二極體(light-emitting diode, LED) 的控制。

19 三態緩衝器 三態緩衝器有一個輸入x，一個輸出f，以及控制輸入致能 (enable) e。
三態緩衝器的圖形符號如圖3.57a所示。致能輸入是用來決定三態緩衝器是否產生輸出訊號，如圖3.57b所示。圖中 (c)描述部分的真值表。 對於表中使得e = 0的這兩列，其輸出以邏輯值Z表示，稱為高阻抗狀態 (high-impedance state)。 三態 (tri-state) 的名稱由來是邏輯訊號有兩個正常狀態0和1，以及Z代表第三個狀態，沒有產生輸出訊號。

20 三態緩衝器的應用 右圖的電路中，三態緩衝器的輸出被接在一起。
這種連接是有可能的，因為控制輸入s的連接方式，使得兩個緩衝器的其中一個必然為高阻抗狀態。 例如，假設x1 = 1且x2 = 0。x1緩衝器產生輸出VDD，x2緩衝器產生輸出Gnd。VDD和Gnd之間形成短路，穿過三態緩衝器中的電晶體。 三態緩衝器這種連線方式不可能發生在一般的邏輯閘，因為其輸出永遠為有效；因此可能發生短路。

21 傳輸閘 將NMOS和PMOS電晶體組合在單一開關，使其能夠驅動輸出端至低值或高值都很好。圖為此電路，稱為傳輸閘 (transmission gate)。如圖中 (b) 部分與 (c) 部分所示，就像開關一般從x連接到f。

22 使用傳輸閘製作 XOR 電路 產生圖c的電路。每個AND和OR邏輯閘都需要六個電晶體，而NOT邏輯閘需要兩個電晶體。因此以CMOS技術需要22個電晶體來實作此電路。藉由使用傳輸閘，我們可以減少所需的電晶體個數為 8 個。 22個電晶體 8 個電晶體

23 使用傳輸閘實現多工器

24

25

26

27

28

29

30

31

32

33 電壓與位元

34 以NMOS電晶體做為開關 圖3.2b 為NMOS電晶體的圖形符號，有四個電子終端，分別為源極 (souce)、汲極 (drain)、閘極 (gate) 以及基底 (substrate)。 若VG為低值，則源極和汲極之間沒有連接，我們稱之為非導通 (turned off)。 若VG為高值，則電晶體為導通 (turned on)，如同閉路開關，連接源極和汲極。 當NMOS電晶體為導通時，其汲極被拉低 (pull down) 至Gnd，當PMOS電晶體為導通時，其汲極被拉高 (pull up) 至VDD。

35 以PMOS電晶體做為開關

36 NMOS 與 PMOS (a) NMOS 電晶體 V = 0 V 閉路開關 當 = 開路開關 V = 開路開關 當 閉路開關 = 0 V
G D S = 0 V 閉路開關 當 = DD 開路開關 V S = DD D G 開路開關 當 閉路開關 = 0 V (b) PMOS電晶體

37 P-Channel v.s. N-Channel
通 通 1

38 使用 NMOS 建構 NOT 閘

39 使用 NMOS 建構 NAND 雜

40 使用 NMOS 建構 NOR 閘

41 使用 NMOS 建構 AND 閘

42 使用 NMOS 建構 OR 閘

43 CMOS CMOS = 拉高網路+拉低網路 = PUN + PDN = PMOS + NMOS f(x1, x2, …, xn)

44 CMOS 的特性 省電 當輸入為低值或高值時，CMOS反向器中沒有電流流動。

45 以 CMOS 實作 NOT 閘 f = x f = x

46 以 CMOS 實作 AND 閘 f = x1 x2 = x1 +x2 f = x1 x2

47 以 CMOS 實作 NAND 閘

48 以 CMOS 實作 NOR 閘 f = x1 +x2 = x1 x2 f = x1 +x2

49

50 CMOS Inverter (not) +Vdd = 1 1 L = 0

51 CMOS Inverter (not) +Vdd = 1 通 1 不通 L = 0

52 CMOS NAND Vdd=1 不通 不通 通 1 1 通 L=0

53 結語 資管系的硬體課程都學完了 對硬體有興趣的同學請到電子系修電子學與計算機結構 ! 對系統軟體有興趣的同學請修系統程式與作業系統 !
程式語言 系統程式 計算機結構 數位邏輯 電子學 半導體材料