Download presentation
Presentation is loading. Please wait.
1
集成电路设计基础 王志功 东南大学 无线电系 2004年
2
第五章 IC有源元件与工艺流程 5.1 概述 5.2 双极性硅工艺 5.3 HBT工艺 5.4 MESFET和HEMT工艺
5.1 概述 双极性硅工艺 5.3 HBT工艺 MESFET和HEMT工艺 5.5 MOS工艺和相关的VLSI工艺 5.6 PMOS工艺 NMOS工艺 5.8 CMOS工艺 BiCMOS工艺
3
第五章 IC有源元件与工艺流程 5.1 概述 表 5.1
4
图5.1 几种IC工艺速度功耗区位图
5
5.2 双极性硅工艺 早期的双极性硅工艺：NPN三极管 图5.2
6
5.2 双极性硅工艺 先进的双极性硅工艺：NPN三极管 图5.2
7
图5.3 GaAs HBT的剖面图(a)和能带结构(b)
8
5.4 MESFET和HEMT工艺 GaAs工艺：MESFET 图5.4 GaAs MESFET的基本器件结构
9
GaAs工艺：HEMT 图5.5 简单HEMT的层结构
10
GaAs工艺：HEMT工艺的三明治结构 图 DPD-QW-HEMT的层结构
11
Main Parameters of the 0.3 mm Gate Length HEMTs
HEMT-Type E-HEMT D-HEMT Parameters V th 0.05 V -0.7 V 200 mA/mm 180 mA/mm I dsmax (V gs = 0.8 V) (V gs = 0 V) G m 500 mS/mm 400 mS/mm R s 0.6 W ·mm 0.6 W ·mm f 45 GHz 40 GHz T 表 5.2 : 0.3 m 栅长HEMT的典型参数值
12
与Si三极管相比，MESFET和HEMT的缺点为:
跨导相对低; 阈值电压较敏感于有源层的垂直尺寸形状和掺杂程度； 驱动电流小 由于跨导大，在整个晶圆上，BJT的阈值电压变化只有几毫伏，而MESFET，HEMT要高十倍多。
13
5.5 MOS工艺和相关的VLSI工艺
14
图5.7 MOS工艺的分类
15
线宽(Linewidth), 特征尺寸(Feature Size)指什么？
认识MOSFET 线宽(Linewidth), 特征尺寸(Feature Size)指什么？
16
MOS工艺的特征尺寸 (Feature Size)
特征尺寸: 最小线宽 最小栅长 图 5.8
17
5.6 PMOS工艺 早期的铝栅工艺 1970年前，标准的MOS工艺是铝栅P沟道。 图 5.9
18
铝栅PMOS工艺特点： l 铝栅，栅长为20m。 l N型衬底，p沟道。 l 氧化层厚1500Å。 l 电源电压为-12V。
l 速度低，最小门延迟约为80100ns。 l 集成度低，只能制作寄存器等中规模集成电路。
19
Al栅MOS工艺缺点 制造源、漏极与制造栅极采用两次掩膜步骤不容易对齐。这好比彩色印刷中，各种颜色套印一样，不容易对齐。若对不齐，彩色图象就很难看。在MOS工艺中，不对齐的问题，不是图案难看的问题，也不仅仅是所构造的晶体管尺寸有误差、参数有误差的问题，而是可能引起沟道中断，无法形成沟道，无法做好晶体管的问题。
20
Al栅MOS工艺的栅极位错问题 图
21
5.6.2 铝栅重叠设计 栅极做得长，同S、D重叠一部分 图
22
铝栅重叠设计的缺点 l CGS、CGD都增大了。 l 加长了栅极，增大了管子尺寸，集成度降低。
23
克服Al栅MOS工艺缺点的根本方法 将两次MASK步骤合为一次。让D，S和G三个区域一次成形。这种方法被称为自对准技术。
24
5.6.3 自对准技术与标准硅工艺 1970年，出现了硅栅工艺。
多晶硅Polysilicon，原是绝缘体，经过重扩散，增加了载流子，可以变为导体，用作电极和电极引线。 在硅栅工艺中，S，D，G是一次掩膜步骤形成的。先利用光阻胶保护，刻出栅极，再以多晶硅为掩膜，刻出S，D区域。那时的多晶硅还是绝缘体，或非良导体。经过扩散，杂质不仅进入硅中，形成了S和D，还进入多晶硅，使它成为导电的栅极和栅极引线。
25
标准硅栅PMOS工艺 图
26
硅栅工艺的优点： l 自对准的，它无需重叠设计，减小了电容，提高了速度。
增加了电路的可靠性。
27
5.7 NMOS工艺 由于电子的迁移率e大于空穴的迁移率h，即有e2.5h, 因而，N沟道FET的速度将比P沟道FET快2.5倍。那么，为什么MOS发展早期不用NMOS工艺做集成电路呢？问题是NMOS工艺遇到了难关。所以, 直到1972年突破了那些难关以后, MOS工艺才进入了NMOS时代。
28
5.7.1 了解NMOS工艺的意义 目前CMOS工艺已在VLSI设计中占有压倒一切的优势. 但了解NMOS工艺仍具有几方面的意义:
CMOS工艺是在PMOS和NMOS工艺的基础上发展起来的. 从NMOS工艺开始讨论对于学习CMOS工艺起到循序渐进的作用. NMOS电路技术和设计方法可以相当方便地移植到CMOS VLSI的设计. GaAs逻辑电路的形式和众多电路的设计方法与NMOS工艺基本相同.
29
5.7.2 增强型和耗尽性MOSFET (Enhancement mode and depletion mode MOSFET)
FET（Field Effect Transisitor） 按衬底材料区分有Si, GaAs, InP 按场形成结构区分有 J/MOS/MES 按载流子类型区分有 P/N 按沟道形成方式区分有 E/D
30
E-/D-NMOS和E-PMOS的电路符号
图
31
E-NMOS的结构示意图 (增强型VD=0V, Vgs=Vsb=0V)
32
D-NMOS的结构示意图 (耗尽型 VD=0V, Vgs=Vsb=0V)
33
E-PMOS的结构示意图 (增强型 VD=0V, Vgs=Vsb=0V)
34
E-NMOS工作原理图 Vgs>Vt，Vds=0V 图5.15 不同电压情况下E-NMOS的沟道变化
35
E-NMOS工作原理图 Vgs>Vt，Vds<Vgs-Vt 图5.15 不同电压情况下E-NMOS的沟道变化
36
E-NMOS工作原理图 Vgs>Vt，Vds>Vgs-Vt 图5.15 不同电压情况下E-NMOS的沟道变化
37
NMOS 工艺流程 图5.16 NMOS工艺的基本流程
38
表5.3 NMOS的掩膜和典型工艺流程
39
图5.17 NMOS反相器电路图和芯片剖面示意图
40
5.8 CMOS工艺 进入80年代以来，CMOS IC以其近乎零的静态功耗而显示出优于NMOS，而更适于制造VLSI电路，加上工艺技术的发展，致使CMOS技术成为当前VLSI电路中应用最广泛的技术。
41
Poly-, P阱CMOS工艺流程 图 5.18
42
表5.4 一层多晶硅,一层金属, n型衬底CMOS的掩膜和典型工艺流程
43
典型1P2M n阱CMOS工艺主要步骤 图5.19
44
CMOS反相器电路图和芯片剖面示意图 图 5.20
45
5.9 BiCMOS工艺 CMOS的主要优点是集成密度高而功耗低，工作频率随着工艺技术的改进已接近TTL电路，但驱动能力尚不如双极型器件，所以近来又出现了在IC内部逻辑部分采用CMOS技术，而I/O缓冲及驱动部分使用双极型技术的一种称为BiCMOS的工艺技术。
46
BiCMOS工艺的特点就是在CMOS工艺的基础上加入双极性器件的特殊的工序
表5.5
47
BiCMOS工艺下NPN 晶体管的俯视图 和剖面图
图 5.21
Similar presentations
