2018/11/29 The Right silicon for your next BIG idea K3智能手机参考设计介绍.

Presentation on theme: "2018/11/29 The Right silicon for your next BIG idea K3智能手机参考设计介绍."— Presentation transcript:

1 2018/11/29 The Right silicon for your next BIG idea K3智能手机参考设计介绍

2 目录 1.设计概述 1.1 规格定义 1.2 性能参数 2.硬件详细介绍 2.1 系统架构及功能单元介绍 2.2 电源管理单元介绍
2.3 存储单元介绍 2.4 复位设计 2.5 启动机制 2.6 时钟方案 2.7 外部接口及调试介绍 2.8 GPIO使用介绍 2.9 Modem模块介绍 3. 关键信号Layout说明 3.1单板工艺 3.2 电源 3.3 时钟 Page 2

3 1.设计概述 1.1 规格定义 1.2 性能参数 Page 3

4 1.1规格定义 主芯片 HI3611 + PNX5209 操作系统Windows Mobile 6.1 蓝牙支持BT2.0＋EDR
WiFi802.11b/g GPS支持AGPS 无线网络GSM/GPRS/EDGE 频段GSM/GPRS/EDGE 850/900/1800/1900 主屏参数彩屏260K色TFT，240×320像素，2.8英寸触摸屏 摄像头主摄像头200万像素CMOS传感器内置摄像头 电池1000mAh锂电池 Page 4

5 1.1规格定义 支持FM NAND Flash256MB+DDR SDRAM 128MB 支持SDHC Micro SD卡 支持键盘背光
支持振动 支持立体声耳机 数据线接口支持Mini USB接口及USB充电 支持通话录音 支持免提 Page 5

6 1.2性能参数 处理器ARM9EJS最高主频460MHz DDR支持133MHz总线速率 SD卡支持4bit 25MHz总线速率
SDIO接口速率支持4bit 25MHz总线速率 NAND接口速率支持等效40MHz时钟速率 UART1/2/3需支持最高3.25MBps波特率 USB接口速率High Speed Device 480Mbps WiFi需支持802.11b 11Mbps以及支持802.11g 54Mbps Bluetooth支持BT2.0＋EDR GPS接收灵敏度（First fix after standby）达到-159dBm以上 功耗指标参考设计单板静态漏电流小于80uA 电池电压：锂电池3.7V～4.2V，典型值3.7V 充电规格恒流1A MAX；目前使用700mA 支持涓流充电绿色环保要求满足RoHS，无铅工艺 Page 6

7 2.硬件详细介绍 2.1 系统架构及功能单元介绍 2.2 电源管理单元介绍 2.3 存储单元介绍 2.4 复位设计 2.5 启动机制
2.6 时钟方案 2.7 外部接口及调试介绍 2.8 GPIO使用介绍 2.9 Modem模块介绍 Page 7

8 2.1系统架构及功能单元介绍-系统架构图 Page 8

9 2.1系统架构及功能单元介绍-外设单元接口介绍
功能模块* 对应接口 业务接口速率 电源控制 低功耗模式 备注 LCM CLCDC/SPI2 9MHz/7.7MHz Max LDO供电 支持软件配置 20MHz/20MHz 芯片 Max Camera ICU /I2C1 54MHz/400kHz GPIO配置 Modem UART1 3.25Mbps 独立电源管理 支持低功耗模式 BT-FM UART2 /I2C2 /PCM 3.25Mbps/400kHz /4096kHz 电池供电 GPIO控制低功耗模式 AGPS UART3 115.2kbps Max GPIO、软件配置 采用2-Wire模式 ,3.25MHz WiFi SDIO 25MHz Max HI3611LDO及内部LDO 多种功耗模式 Mobile TV SPI2 12MHz Max Ver. A样机无此功能 SD Card SD 不使用时可下电 50MHzMax Page 9

10 2.1外设单元介绍－LCM LCM LCD backlight
1、LCD DATA是采用18bit RGB接口包括：PCLK、VSYNC、HSYNC、DE、RESET、18bit data line，SPI等 2、LCM Driver IC采用HX8347，IO电压及VCC为2.8V 3、LCM模组内部touch panel的干扰选型时需要注意。 4、背光IC采用串联及并联驱动方式都可以, 都是使用3611的PWM输出信号来实现背光调节， 要注意HI3611 PWM输 出的高低电平（高电平最低1.5V，低电平最高0.3V）需求 5、背光ICPWM频率输入范围为要考虑到 HI3611 PWM1输出范围在32Hz～32KHz，因而可以满足要求。目前海思参 考设计使用的是1KHz， 后面可以通过调节注册表而不用修改代码来调整到可以接受的范围。 Page 10

11 2.1外设单元介绍－2Mega Camera 1、LDO2、LDO10、LDO9分别给Analog、Digital IO、VCM供电
2、GPIO_1_6及GPIO_1_7控制POWERDOWN和Reset信号 3、I2C接口来发送控制命令 4、其他数字信号分别接在HI3611的相应接口 Page 11

12 2.2电源管理单元介绍－电源分配 Page 12

13 2.2电源管理单元介绍－原理图 Page 13

14 2.2电源管理单元介绍－Audio（Headset）
Page 14

15 2.2电源管理单元介绍－Audio(Mic RCV)
Page 15

16 2.2电源管理单元介绍－Audio（Speaker）
参考设计使用class D type AMP来驱动双speaker Page 16

17 2.2电源管理单元介绍－Audio（Voice）
FM Modem BT Voice Page 17

18 2.2电源管理单元介绍－MISC 除了Power、Audio Codec、USB PHY之外，PMU单元还有如下主要功能：
1、电池充电控制器 2、实时时钟（RTC） 3、HKADC 4、SIM卡转换器 5、TSC控制器 6、光传感器接口，用于监测环境亮度 7、2路26MHz及2路32KHz时钟输出 8、5路电流驱动接口 Page 18

19 2.3存储单元介绍 AP子系统的存储器单元主要提供程序存储和运行空间，以及资料数据的存储空间，这些功能由SDRAM和NAND Flash实现。 参考设计选取的存储器件型号是：Micron 公司的MT29C2G24MAKJAJC-75， 该款芯片是16bit 位宽NAND Flash（2Gbit）+16bit 位宽Mobile DDR SDRAM（1Gbit）的MCP芯片， 单电压（1.8V）供电，BGA 封装。 其中Mobile DDR（Double Data Rate）支持局部自刷新、温度补偿和DPD（Deep Power Down）等省电模式。 在参考设计中MT29C2G24MAKJAJC-75 的DDR SDRAM 最高工作频率可以达到120MHz Page 19

20 2.3存储单元介绍 Page 20

21 2.3存储单元介绍 Page 21

22 2.4复位设计 Hi3611 提供外部热复位输入（HRESET_N），实现芯片全局复位。
Hi3611 可输出复位信号（RST_N）供外部使用,如memory单元 Page 22

23 2.4复位设计-复位类型 芯片支持4 种全局复位： 开机上电复位：开机上电复位信号由Hi3611 内部的电源管理单元（PMU）产生，不需要外部提供 DOC 复位：DOC_BUSY_N由DOC 器件给出初始化忙信号，只在使用DOC 器件时有效 看门狗复位：发出异常中断，同时载入计数器初值，重新开始计数。如果上述异常中断没有被处理，则计数器计到零后发出复位信号。 芯片软复位：软件写寄存器SCSYSSTAT，会引起芯片的全局软复位。 Page 23

24 2.5启动机制 Hi3611 支持从NandFlash、NorFlash 或者片内自举启动，由BOOTMODE1 和BOOTMODE0 组合配置。 部分NandFlash 器件要求在启动前发一条命令进行NandFlash 器件复位，因此管脚配置中也专门提供了BOOTMODE组合。 不同启动方式对应的实现方式不同。如果直接从NandFlash（不发复位操作）或NorFlash 启动，需要将基地址0x0000_0000 映射为NandFlash 或者Norflash 的启动地址，然后直接启动。 其他类型启动将启动地址配置为0xFFFF_0000 从BootRom 启动，通过BootRom 中的程序读取启动配置管脚值来判断是否需要进行自举或者NandFlash 器件复位等操作。 Page 24

25 2.5启动机制 管脚定义 配置管脚功能 （红色为K3方案使用） 硬件管脚设计 SECURITY_N 0：安全启动 1：非安全启动模式
外部NC 0ohm电阻接地处理，以预留安全启动模式计。 BOOTMODE1 BOOTMODE0 通过内部BootROM启动加载模式 BOOTMODE1：引出装备测试点，同时下拉0ohm电阻接地，NC处理。 BOOTMODE0：外部下拉0ohm电阻接地处理。 1 从外部NAND Flash启动 从内部BootROM启动，以发起对外部NAND flash的复位。 从外部NOR Flash启动 Page 25

26 2.6时钟设计 Page 26

27 2.6时钟设计 AP子系统使用外部26MHz晶体和32.768kHz晶体作为系统时钟和睡眠时钟的时钟源
PMU单元内部以26M时钟作为PLL输入时钟，后经过PMU buffer输出26MHz数字钟和32.768kHz数字钟各两路： 一路提供给AP分别作为系统时钟和睡眠时钟。另一路提供给BT分别作为其主时钟和睡眠时钟，因为32.768kHz输出的时钟幅度超过了蓝牙直流耦合输入的要求，需要使用隔直电容。 AP可以输出四路时钟：CLKOUT0，CLKOUT1，CLKOUT2，CLKOUT3。 参考设计中仅使用其中两路输出时钟，分别是： CLKOUT0配置为32.768kHz输出提供给AGPS作睡眠时钟，因GPS IO电平为1.2V，需要使用电阻网络对32K时钟进行分压处理。 CLKOUT1配置为32.768kHz输出提供给WiFi作睡眠时钟，其信号电平均为1.8V。 Page 27

28 2.7外部接口 –USB&MISC 本接口的外形为10Pin的Mini USB接口，其功能包括： USB数据传输与调试
UART数据传输与调试（Modem USB口） 电池充电以及生产加载 耳机信号 FM天线（Mobile TV天线） 因其集成了USB与UART两种总线标准信号，在某些特定的应用场景下需要使用定制的调试加载线缆。调试加载线缆的单板侧包含了USB标准接口信号以及2线UART标准接口信号；线缆的PC侧分出两路，分别端接PC机串口和USB接口；线缆中部设置UART电平转换电路。 Page 28

29 2.7外部接口 –ESD防护 信号名 时钟速率 钳位电压 寄生电容 功率要求 USB_D+ 480Mbps >5V <1pf 小
VBUS － >6V 无要求 >200W UART_RXD 3.25MHz <100pf UART_TXD Page 29

30 2.7外部接口 –电池 备注：本参考设计未使用ONEWIRE接口，如使用该信号上需要外部上拉，上拉电阻选择4.7K，上拉电源选择VOUT1。
信号名 管脚号 对端信号名 VBAT P1 电池正极 ONEWIRE NA 电池ID BATT_TMP P2 电池温度检测 GND P3 电池负极 备注：本参考设计未使用ONEWIRE接口，如使用该信号上需要外部上拉，上拉电阻选择4.7K，上拉电源选择VOUT1。 Page 30

31 2.8参考设计GPIO使用列表 Hi3611支持14组GPIO，每组GPIO提供8个可编程的输入输出管脚，其功能特点有：
每个GPIO管脚均可配置为输入、输出或漏极开路输出（Open drain）。 当GPIO作为输入管脚时，可作为中断源，每个GPIO管脚都具有独立的中断控制。 当GPIO作为输出管脚时，每个GPIO管脚都可以独立地清零或置1。 当作为漏极开路输出时，单板上需要进行上拉控制，内部通过寄存器GPIODIR控制输出使能，从而实现板级的“线与”功能。 支持初始中断状态查询和屏蔽后中断状态查询。 处于系统非掉电区，支持中断唤醒系统。 不提供单独的软复位。 Page 31

32 2.9 Modem模块介绍 通信子系统采用NXP 公司提供的Sy.Sol5209 EDGE Modem 平台解决方案，实现GSM/EDGE 850/900/1800/1900 四频段无线移动通信业务功能，主要完成无线业务的收发、信号的调制解调、信道编解码等业务。相对于整个PDA 手机系统而言，通信系统实现了GSM/EDGE 无线 Modem 的业务功能，其于AP 模块通过高速串口UART1 完成命令和数据的交互； Modem 和AP 之间通过模拟音频通道LINE2及LINEOUT实现语音信号的上下行业务。 由于Modem模块是一个相对独立的子模块，在此不多做介绍。 Page 32

33 3. 关键信号Layout说明 3.1单板工艺 3.2 电源 3.3 时钟 Page 33

34 3.1关键信号Layout说明－单板工艺 根据总体设计阶段的PCB工艺分析和Hi3611 PINMAP评估结
果，从主要芯片 的封装和出线率、单板有器件正反对贴及成 本等方面考虑，PCB工艺设计建议如下： 采用HDI埋盲孔工艺，参考设计单板选择一阶8/10层HDI板作为首选 PCB设计方案。 Hi3611和NXP基带芯片PNX5209的BGA Fanout要求3mil线宽/3mil间距的 特 殊工艺。 盲孔最小孔径5mil，盘径12mil； 埋孔最小孔径8mil，盘径20mil， 过孔最小间距为3mil。 Page 34

35 3.2关键信号Layout说明－电源 BUCK电路设计注意事项：
􀁺 BUCK的参考地上会有较多的开关噪声，因此参考地不适宜和敏感信号的参考地（如 音频地）直接相连。设计中 BUCK的参考地PGND和输出电容应该就近接到主地平面。 两路BUCK的储能电感之间要注意磁性线圈的互感。如果两个储能电感位置较近，需要使两个线圈的绕线方向处于正交的关系，绝对不可以使线圈绕线方向平行。 BUCK1、BUCK2从电容端返回芯片管脚VO的反馈信号，其电流较小，如布线空间紧张可以采用4mil的细线互连。 但BUCK3的反馈信号还作为Hi3611内部局部模块供电使用，需采用8mil～10mil的线宽。反馈信号走线应尽量短，而且不能从电感下方穿过。 BUCK输出到电感储能端以及供电干路的线宽必须保证在20mil以上。 LDO的设计注意事项： LDO的输出电容应尽可能靠近电源输出管脚。 LDO电源线宽度要严格满足电流能力的要求。 充电电路设计注意事项： 􀁺充电接口和USB接口复用，VBUS接口信号需要能够达到–0.3V～+12.5V的耐压能力，!10kV的静电防护能力，在防护器件的选用上需要注意和以上电气参数需求匹配。 􀁺 主电流路径过流能力要保证1A以上，因此线宽必须保证60mil以上。考虑到散热需求，建议通过平面铺铜处理。 􀁺 充电MOS管是整个充电电路中发热量最大的器件。选型时要确保其直流耗散功率大于2W。快充时，布局时需注意使温度敏感电路远离该MOS管，如时钟振荡电路等等。 􀁺 充电电流的检测通过精密电阻两端的信号VBUS和VSN差分来实现。VBUS同时作为USB PHY的电源，其电流需求约为7mA。从精密电阻两端引出的VBUS和VSN信号需按照差分线的规则布线。 Page 35

36 3.3关键信号Layout说明－时钟 时钟PCB设计需要注意： 晶体振荡电路的器件布局应尽量靠近Hi3611芯片。
晶体的输入输出信号为模拟信号，信号较弱，如空间允许，振荡外围电路 周围尽量设置40mil宽度以上的包地保护。 晶体振荡电路的相关区域，包括晶体器件、负载电容和时钟走线与其他层 的信号之间必须有完整的地平面隔离。 图为晶体振荡外围电路的参考布局图，走线在表层实现，晶体以及走线区 域包地处理，第二层PCB在相同的区域铺地。 数字时钟，不要跨平面并远离模拟信号和音频信号 Page 36

37 3.3关键信号Layout说明－其它 差分线走线要注意间距和差分线长度偏差的控制。
GSM射频信号线，除IQ信号外阻抗要求50ohm，表层走线，第二层挖空。第三 层需要完整 的大面积的GND。射频走线附近全部用GND孔包住，不允许有任 何走线。 信号时序走线注意等长的控制 音频差分走线，避免和高速线平行；避免靠近电源线和射频线；两侧均包地， 且地线宽度要尽量大于20mil；音频线的上下层尽量为地层；音频差分线平行等 长，中间无其它走线；不需要阻抗控制。 Page 37

38 Q&A 参考资料 芯片及参考设计的详细资料可以参考发布包中资料： 《Hi3611用户手册》 《K3V100R001 参考设计 用户指南》
《K3V100R001 参考设计 PCB布线参考》 <PCB layout check list> Q&A Page 38

39