计算机组成原理总复习 总线 CPU整体概念 两个层次 硬件系统整机概念 建立整机概念 逻辑组成 两个方面 工作机制 CPU M 接口

Presentation on theme: "计算机组成原理总复习 总线 CPU整体概念 两个层次 硬件系统整机概念 建立整机概念 逻辑组成 两个方面 工作机制 CPU M 接口"— Presentation transcript:

1 计算机组成原理总复习 总线 CPU整体概念 两个层次 硬件系统整机概念 建立整机概念 逻辑组成 两个方面 工作机制 CPU M 接口
I/O设备 CPU整体概念 两个层次 硬件系统整机概念 建立整机概念 逻辑组成 两个方面 工作机制

2 主要内容： 1、CPU （1）逻辑组成 寄存器、ALU设置，数据通路结构 （2）工作机制 寄存器传送级： 各类指令的流程 指令的执行过程
微操作控制级： 微命令序列 微命令序列 微命令产生方式 时序控制方式： 组合逻辑控制 微程序控制 同步控制

3 2、常用运算方法规则 3、存储器 4、总线 原码、补码一位乘法，原码、补码不恢复余数除法，浮点运算法 （1）基本概念
（2）半导体存储器的逻辑设计 芯片地址分配、片选逻辑、框图 4、总线 （1）基本概念 （2）系统总线：信号组成，时序控制方式

4 5、接口 6、常用外设原理 （1）I/O传送的控制机制 中断：基本概念、中断控制器与接口、中断过程
DMA：基本概念、DMA控制器与接口、 DMA过程 （2）接口设计 接口组成、拟定命令字和状态字格式、扩展中断源 6、常用外设原理 （1）键盘：键码转换方法 （软件扫描） （2）CRT显示器：VRAM与屏幕显示的对应关系（VRAM内容和容量、地址组织、信息转换、同步计数器的设置）

5 第一章 CPU组织 1.1 逻辑组成（模型机） 1、CPU数据通路框图（寄存器级） （3）打印机：信息转换、调用过程（中断方式）
（4）磁盘：信息分布与寻址信息、调用过程（DMA方式）、速度指标和容量指标 第一章 CPU组织 1.1 逻辑组成（模型机） 1、CPU数据通路框图（寄存器级） 2、结构特点 （1）寄存器 独立结构 可编程：R0～R3、PC、SP、PSW 非编程：C、D、IR、MAR、MBR

6 A B 内总线 R0~R3 R0~R3 C D C D SP PC PSW MDR 移位器 ALU R2 R0 R1 M I/O CB C
MAR MDR IR PC SP PSW AB DB 控制逻辑

7 （2）ALU部件 作为CPU内部数据传送通路的中心。 输入选择器：选择操作数来源 ALU：运算处理 输出移位器：选择输出方式 （3）內总线 单向数据总线（ALU总线），实现数据分配。 （4）与系统总线的连接 由MAR、MBR实现连接。

8 1.2工作机制 1.2.1指令流程（寄存器传送级） 用寄存器传送语言描述指令从读取到执行的整个流程。 拟定流程的关键：清楚数据通路结构
掌握基本寻址方式 1、基本寻址方式（模型机） 寄存器寻址 ：R 寄存器间址 ：（R） 自减型寄存器间址 ：–(R)、–(SP) (用于入栈操作) 自增型寄存器间址 ：(R)+、(SP)+ (用于出栈操作) 立即寻址 ：(PC) 变址：Ｘ(R) 相对寻址 ：Ｘ(PC)

9 2、思路 （1）了解指令功能，具体完成什么操作 MOV：源数 目的地 ADD：结果 目的地 JMP：转移地址 PC RST：返回地址 PC JSR：子程序入口 PC，并保存返回地址 （2）分清源和目的，确定所采用的寻址方式 源在后，目的在前。 （3）按周期拟定分步流程 模型机允许：每一步完成 　一次从Ｍ读出，并经数据通路传送的操作；或 　一次经数据通路传送的操作；或 　一次向Ｍ写入的操作。

10 3、例题 （1） MOV (SP)+ ，Ｘ(R1)； （2） MOV Ｘ(R2)，–(SP)； （3） ADD –(R0) ，Ｘ(R3)； （4） JMP (R0)； （5） JMP Ｘ(PC)； （6） SUB (PC)+，Ｘ(PC)；

11 1.2.2微命令序列 指令流程在微操作级的具体实现。 微命令设置: （1）数据通路操作 ALU输入选择：R0 A、C B、……
移位功能选择：左移、右移、直送、…… 结果分配：CPR0、CPR1、CPC、…… （2）访存操作 地址使能EMAR、读R、写W（读/写 R/W）、 置入SMBR、置入SIR

12 1.2.2 微命令的产生方式 1、组合逻辑控制方式 （1）基本思想
综合化简产生微命令的条件，形成相应逻辑式，用组合逻辑电路实现。执行指令时，由组合逻辑电路（微命令发生器）在相应时间发出所需微命令，控制有关操作。 （2）优缺点 优点：速度快。 缺点：设计不规整，结构零乱，不易修改、扩充 指令系统功能。 （3）应用 用于高速计算机及小规模机器中。

13 2、微程序控制方式 （1）基本思想 1）将微命令以代码形式编成微指令，控制一步操作； 2）若干微指令编成一段微程序，解释执行一条机器指令； 3）微程序事先存放在控制存储器（CM）中，执行机器指令时再取出。 注意区分： 微指令： 机器指令： 产生微命令，控制完成机器指令功能的一步操作。 实现指令系统功能所规定的一种操作。

14 微程序： 工作程序： 包含若干微指令，解释执行一条机器指令 包含若干机器指令，完成某一特定任务 CM： 主存： 存放微程序，位于CPU内。 存放工作程序，位于CPU外。 （2）优缺点 优点：结构规整，设计效率高，性价比高，可靠 性高，易于修改、扩展指令系统功能。 缺点：速度较慢，执行效率受影响。 （3）应用 用于速度要求不是很高、功能复杂的机器中，特别适用于系列机。

15 1.2.3 时序控制方式 同步控制方式 操作与时序信号的关系 异步控制方式 掌握定义、特点、应用场合。 1、同步控制方式
（1）定义：各项操作与统一时序信号同步。 （2）特点：1）有明显时序时间划分； 3）各步操作的衔接、各部件之间的数据传送受严格同步定时控制。 2）时钟周期（节拍）时间固定； （3）应用场合：用于CPU内部、设备内部、总线 操作（各挂接部件速度差异小、传送 时间确定、传送距离较近）。

16 2、异步控制方式 （1）定义：各项操作按需要安排不同时间，不受 统一时序约束。 （2）特点：1）无严格时钟周期划分； 2）各操作间的衔接、各部件之间的数据传送采取异步应答方式 。 （3）应用场合：用于异步总线操作（各挂接部件 速度差异大、传送时间不确定、传送 距离较远）。 主设备： 从设备： 申请并控制总线的设备。 响应主设备请求的设备。

17 1.3 运算方法与运算器 1.3.1 运算方法 3、同步方式在实际应用中的变化 （扩展同步方式） （1）不同指令安排不同时钟周期数。
（2）总线周期中插入延长周期。 （3）同步方式引入异步应答。 1.3 运算方法与运算器 1.3.1 运算方法 1、原码一位乘法 （1）原码运算 操作数和结果用原码表示，绝对值参加运算，符号单独处理。 （2）算法规则 用乘数末位作判断位。

18 2、补码一位乘法 （1）补码运算 操作数和结果用补码表示，符号位参加运算。 （2）算法规则 乘数末位设置附加位，两位判断位。 3、原码不恢复余数除法 算法规则：根据余数的正负决定上商及下一步操作 4、补码不恢复余数除法 算法规则：根据余数与除数同号或异号决定上商及下一步操作。

19 6、浮点运算 加减法运算过程： （1）判操作数是否为0。 （2）对阶 原则：小阶向大阶对齐 操作：小阶增大，尾数右移 （3）尾数加/减 （4）结果规格化 左规（尾数绝对值小于1/2）：尾数左移，阶码-1 右规（尾数绝对值大于1）：尾数右移，阶码+1

20 1.3.2 运算器 硬件组成 运算器 全加器 串行 移位器 ALU输入选择器 ALU部件 寄存器 并行加法器 加法器输入选择器 进位链 并行
分组

21 1.4 其他基本概念 （1）溢出及判断方法、扩展操作码、地址结构、隐地址、显地址等 显式 I/O指令 （2）I/O指令的设置
用通用I/O指令或MOV指令访问接口中的控制/状态寄存器 （4）主机对外设的寻址方式 单独编址（为接口寄存器分配端口地址） 统一编址（为接口寄存器分配总线地址）

22 第二章 存储子系统 2.1 半导体存储器逻辑设计 主要解决：芯片的选用、地址分配、片选逻辑、 信号线的连接
第二章 存储子系统 2.1 半导体存储器逻辑设计 主要解决：芯片的选用、地址分配、片选逻辑、 信号线的连接 例1、用SRAM芯片（1K×4位/片）组成4KB存储器。地址总线A15～A0（低），双向数据总线D7～D0（低），读/写信号线R/W。 （1）芯片数： 8片 （2）存储空间安排： 任意连续区间 （3）芯片地址分配与片选逻辑： 4KB：12位地址A11～A0 哪几位分配给芯片？哪几位形成片选逻辑？

23 芯片 芯片地址 片选逻辑 CS0=A11A10 CS1=A11A10 CS2=A11A10 CS3=A11A10 1KB A9 ～A0 （4）逻辑图 例2、用4KB ROM芯片、2K×4位和1K×4位RAM芯片组成7KB存储器。地址总线A15～A0（低），双向数据总线D7～D0（低），读/写信号线R/W。 （1）芯片数： 5片 连续区间，先安排大容量芯片，后安排小容量芯片 （2）存储空间安排：

24 （3）芯片地址分配与片选逻辑： 7KB：13位地址A12 ～A0 芯片 芯片地址 片选逻辑 4KB 2KB 1KB A11 ～A0 A10 ～A0 A9 ～A0 CS0=A12 CS1=A12A11 CS2=A12A11A10 （4）逻辑图

25 2.2 基本概念 1、存储原理 SRAM：利用双稳态触发器存储信息。 DRAM：利用电容存储电荷存储信息。 2、动态刷新
（1）定义：按所存信息定期向电容补充电荷。 （2）方式：按行读一遍。 （3）刷新周期安排方式 集中刷新、分散刷新、异步刷新

26 （1）随机存取方式 3、存取方式 1）可按地址直接访问任一单元； 2）访问时间与单元地址无关。 访问时按顺序查找，访问时间与数据所在位置有关。 （2）顺序存取方式 （3）直接存取方式 访问时先直接指向一个小区域，再按顺序查找，访问时间与数据所在位置有关。

27 第三章 I/O子系统 3.1 总线与接口的基本概念 3.1.1 总线 1、定义：一组能为多个部件分时共享的公共信息 传送线路。 2、分类
（1）按功能分类 2、分类 1）CPU内总线：CPU芯片内寄存器和算逻部件之间互连的总线。 2）部件内总线：插件板内各芯片之间互连的总线 3）系统总线：计算机系统内各功能部件之间或各插件板之间互连的总线。

28 4）外总线：计算机系统之间，或计算机系统与其他系统之间互连的总线。
（2）按时序控制方式分类 1）同步总线：由控制模块提供统一的同步时序信号控制总线传送操作。 2）异步总线：不采用统一时钟周期划分，根据传送的实际需要决定总线周期长短，以异步应答方式控制总线传送操作。 3）扩展同步总线：以时钟周期为时序基础，允许总线周期中的时钟数可变。 （3）按数据传送格式分类

29 1.定义：泛指两个设备（硬、软）之间的连接部件
1）并行总线： 同时传送各位信息。 2）串行总线： 分时逐位传送各位信息。 3.系统总线的信号组成 电源线、地址线、数据线、 控制线 复位…… 时序：时钟、定时、应答 数传控制：M读/写、IO读/写 中断请求、响应 总线请求、响应 3.1.2 接口 1.定义：泛指两个设备（硬、软）之间的连接部件 2、分类

30 (1)按数据传送格式划分 1）并行接口 接口与系统总线、接口与外设均按并行方式传送数据。 2）串行接口 接口与系统总线并行传送，接口与外设串行传送。 (2)按时序控制方式划分 1）同步接口 接口与系统总线的信息传送由统一时序信号控制。 2）异步接口 接口与系统总线的信息传送采用异步应答方式。

31 3.2 I/O传送控制机制 (3)按I/O传送控制方式划分 1）直接程序传送接口 2）中断接口 3）DMA接口 （可采用查询方式）
3.2.1 程序中断方式 1、定义及应用 （1）定义 CPU暂时中止现行程序的执行，转去执行为某个随机事态服务的中断处理程序。处理完毕后自动恢复原程序的执行。

32 （2）实质 程序切换 时间：一条指令结束时切换。 方法：保存断点、现场；恢复现场、 返回断点。 （3）特点 随机性 随机发生的事态 有意调用，随机请求与处理的事态 随机插入的事态 （4）应用 控制中、低速I/O操作。 处理复杂随机事态。

33 2、中断服务程序入口地址的获取 （1）向量中断方式 将服务程序入口地址(中断向量)组织在中断向量表中；响应中断时，由硬件直接产生对应于中断源的向量地址，访问向量表，取得相应服务程序入口，转入服务程序。 中断向量： 服务程序入口地址、服务程序状态字 中断向量表： 存放中断向量的存储区 向量地址： 访问向量表的地址 （指向中断向量的 首址）

34 （2）非向量中断方式 将服务程序入口组织在查询程序中；CPU响应时执行查询程序，确定中断源，转入相应服务程序。

35 3、中断接口功能模型 （1）寄存器选择 系统总线 外部设备 对接口寄存器寻址 （2）命令字寄存器 接收CPU发向外设的命令。
D7~0 IRQ0 地址线 寄存器选择 命令字R 状态字R 数据缓冲器 控制逻辑 数据线 中断控制器 INT INTA 命令 IRQ7 状态 数据 外部设备 系统总线 （8259） IRQi M CPU 主机板 接口板 （1）寄存器选择 对接口寄存器寻址 （2）命令字寄存器 接收CPU发向外设的命令。 （3）状态字寄存器 反映设备和接口的运行状态 （4）数据缓冲器 传送数据，实现缓冲。

36 （5）控制逻辑 请求信号产生逻辑 电平转换逻辑 针对设备特性的逻辑 串-并转换逻辑(串口) （6）公用中断控制器 接收外设请求，屏蔽、判优，送出公共请求； 接收中断批准，送出中断号（中断类型码）或向量地址。

37 4、中断全过程（主机与外设交换信息） （1）初始化： 设置接口和中断控制器工作方式，送屏蔽字，送中断号。 （2）发启动命令(送命令字)，启动设备。 （3）设备完成工作，申请中断。 （4）中断控制器汇集各请求，经屏蔽、判优， 形成中断号，并向CPU送公共请求INT。 （5）CPU响应，发批准INTA。并关中断、保存 断点。 （6）中断控制器送出中断号。 （7）CPU执行中断隐指令操作（将中断号转换为向 量地址，查向量表，取入口），进入服务程序。

38 单级中断 （8）CPU执行服务程序，进行中断处理（交换数 据） 多重中断 注意屏蔽技术的两个应用 动态改变优先级 实现多重中断 （9）返回原程序（返回前开中断）。 5、中断接口设计 设计关键：通用机如何针对设备的多样性、特殊 性发出具体命令。 （1）命令字、状态字格式的拟定 （2）中断源的扩展 解决：

39 例、某机需扩展两个外中断源。CPU发向两设备的命令字包括启动、停止、读、写等，设备状态包括忙、完成、故障等。两设备共用一个中断类型码（IRQ2）。设计接口，要求两设备能同时启动，并行工作。
（1）接口组成 两设备共用一个接口，设置一个命令字（分两段），一个状态字（分两段），两个缓冲器。 （2）命令字、状态字格式 （3）扩展方法：向量中断+非向量中断方式 两设备公共请求送IRQ2。若IRQ2被响应，则转入IRQ2服务程序，在该程序中设置有两设备服务程序入口。 IRQ2服务程序查询状态字（先查询的设备优先级高），转相应中断处理。

40 3.2.2 DMA方式 1、定义及应用 直接依靠硬件实现主存与I/O间的数据传送， 传送期间不需CPU程序干预。 （1）定义 注意： 1)I/O与主存，而不是I/O与CPU或I/O与主机交换数据。 2)直接依靠硬件传送，而不是执行程序传送。 3)传送前的初始化和传送结束处理，需CPU执行程序实现。 用于高速、简单、批量数据传送。 （2）应用

41 2、 DMA控制器与接口 （1）DMA控制器功能 1）接收初始化信息（传送方向、主存首址、交换量）。 2）接收接口的DMA请求（DREQ），向CPU申请总线（HRQ）。 3）接收CPU的总线响应（HLDA），向接口发回DMA应答（DACK）。 4）接管总线权，控制DMA传送。 （2）接口功能 1）接收初始化信息（外设寻址信息）。 2）接收CPU发向设备的命令，反映设备、接口的状态。 3）传送数据。

42 3、 DMA全过程 （1）初始化 CPU通过程序向DMA控制器和接口送出初始化信息。 启动设备。 （2）DMA传送 DMA控制器获得总线权，控制直传，并自动修改地址、交换量。 （3）结束处理 批量传送完毕，接口申请中断，CPU执行中断处理程序，作结束处理。 注意： 三个阶段各采用什么方式？各完成哪些操作？ （程序传送方式、硬件传送方式、中断方式）

43 第四章 主要I/O设备原理 4.1 磁盘 4.1.1 信息分布与寻址信息 1、信息分布 盘片、记录面、磁道（圆柱面）、扇区 2、寻址信息
驱动器号、圆柱面号（磁道号）、磁头号、扇区号（起始扇区）、交换量（扇区数）

44 4.1.2 调用过程（DMA方式） (1)CPU向适配器送出驱动器号、圆柱面号、磁头号、起始扇区号、扇区数等外设寻址信息；向DMA控制器送出传送方向、主存首址、交换量等信息。 (2)适配器启动寻道，并用中断方式判寻道是否正确。 (3)适配器准备好(读盘：扇区缓存满一扇区；写盘：扇区缓存空一扇区）,提出DMA请求。 (4)CPU响应，由DMA控制器控制总线，实现传送。 (5)批量传送完毕，适配器申请中断。 (6)CPU响应，调回状态字，作善后处理。

45 4.1.4 主要技术指标 1、容量 数据长度计算） 非格式化容量：磁盘总容量（由位密度计算） 格式化容量：磁盘格式化后的有效容量（由扇区 2、速度 平均寻道（平均定位）时间 ms 平均旋转（平均等待）时间 ms 数据传输率 b/s

46 4.2 CRT显示器 4.2.1 显示方式与分辨率 1、字符/数字方式（A/N方式）：m行×n列 （25行×80列）
2、图形方式（APA方式）： m点×n线 （1024点×768线） 4.2.2 显示缓存VRAM与屏幕显示的对应关系 1、显存内容与容量计算 （1）内容 字符方式：字符编码 图形方式：图形象点代码

47 1）字符方式：一个字节单元存放一个字符编码。 例、分辨率为25行×80列 基本容量= 25×80≈2KB
（2）容量 1）字符方式：一个字节单元存放一个字符编码。 例、分辨率为25行×80列 基本容量= 25×80≈2KB 2）图形方式：一位存放一个点（单色）。 例、分辨率为640点×200线 基本容量=640×200/8 ≈16KB 2、显存地址组织 屏幕显示从左向右、自上而下，显存地址从低到高安排。 显存单元的地址由屏幕显示的行、列号决定。

48 3、信息转换 1）字符方式 VRAM 字符发生器 字符编码 移位器 显示头 扫描时序 ROM： 容量：字符种类数×字符纵向点数
一行点阵代码(并) 移位器 视频信号(串) 显示头 扫描时序 ROM： 容量：字符种类数×字符纵向点数 内容：字符点阵代码 2）图形方式 VRAM 一字节点代码(并) 移位器 视频信号(串) 显示头

49 4、同步控制 （1）字符方式 例、 分辨率25×80，字符点阵7×9，字符区9×14 1）点计数器： 对一个字符的一行点计数。 一次点计数循环访问一次VRAM、ROM。 9：1分频， 2）字符计数器： 对一帧的字符列计数。 一次字符计数循环发一次水平 （80+m）：1分频， 同步信号。 3）线计数器: 对一行字符的扫描线计数。 线计数值提供ROM行地址。 14：1分频， 4）行计数器: 对一帧的字符行计数。 一次行计数循环发一次垂直同 (25+n):1分频， 步信号。

50 （2）图形方式 例、 分辨率640×200 2）字节计数器： 3）线计数器: 1）点计数器: 访问VRAM 8：1分频， 发水平信号。 （80+m）：1分频， （200+n）：1分频， 发垂直信号。