数字电路基础 南阳广播电视大学 郭英.

Presentation on theme: "数字电路基础 南阳广播电视大学 郭英."— Presentation transcript:

1 数字电路基础 南阳广播电视大学 郭英

2 知识目标 了解数字电路特点及应用，熟知脉冲波形的五个主要参数； 掌握微分电路、积分电路的功能和电路构成条件；
熟知二进制、十六进制的表示方法，会进行数制间的转换。熟知8421、5421、余3码的表示形式； 理解与门、或门、与非门、异或门的逻辑功能，熟知其图形符号； 能对TTL非门电路的工作原理进行简要分析，了解TTL反相器的基本特性。了解TTL与非门、异或门、集电极开路门、三态门的功能及典型应用； 了解常用COMS门电路的基本工作原理，掌握COMS门电路的使用常识； 会应用公式法和卡诺图法对逻辑函数进行化简。

3 技能目标 初步具有使用示波器观察脉冲波形并读出主要参数的能力； 会查阅数字集成电路手册，能根据逻辑功能选用和代换集成门电路； 掌握TTL和COMS 集成电路引脚识读方法，掌握其使用常识； 通过实验，初步掌握基本集成电路的逻辑功能测试方法。

4 第一节 数字电路概述 一、数字电路的特点 （1）、电路结构简单，稳定可靠。数字电路只要能区别高电平和低电平就可以，对元件的精度要求不高，因此有利于实现数字电路集成化。 （2）、数字信号在传输时采用高、低电平二值信号，因此数字电路抗干扰能力强，不易受外界干扰。 （3）、数字电路不仅能完成数值运算，还可以进行逻辑运算和判断。 （4）、数字电路中元件处于开关状态，功耗较小。

5 Um 0.9Um 0.1Um tw tf tr 二、脉冲信号 脉冲信号是指持续时间极短的电压或电流信号。
（2）脉冲前沿时间tr：脉冲从0.1Um变到0.9Um所需要的时间； （3）脉冲后沿时间tf：脉冲从0.9Um变到0.1Um所需要的时间； （4）脉冲宽度tW：脉冲前沿0.5Um到脉冲后沿0.5Um 之间的时间； （5）脉冲周期T：对于周期性脉冲，相邻两脉冲波对应点之间的间隔时间。 Um 0.9Um 0.1Um tw tf tr

6 三、数字信号 通常把脉冲的出现或消失用1和0来表示，这样一串脉冲就变成由一串脉冲1和0组成的数码，这种信号称为数字信号。 注：（1）、数字信号的0和1并不表示数量的大小，而是代表电路的工作状态； （2）、正逻辑：逻辑1为高电平，逻辑0为低电平； （3）、负逻辑：逻辑1为低电平，逻辑0为高电平。

7 第二节RC电路的应用 τ <<tw vi R vo -
用电阻R和电容C构成的电路叫RC电路，在数字电路中最常用的是RC微分电路和RC积分电路。 一、 RC微分电路 RC微分电路是一种常见的波形变换电路，能够将矩形脉冲变换成尖脉冲。 电路构成如图： c + vi R vo - 电路应具有如下条件： （1）输出信号取自RC电路的电阻R两端。即 VO=VR （2）电路的时间常数应远小于输入的矩形脉冲的宽度。即 τ <<tw 通常，当 τ≤ 1/5 tw 是，可认为满足上述条件。

8 RC积分电路也是一种常见的波形变换电路，它可以把矩形波变换成三角波。
+ vi vo C 电路应具有如下条件： （1）输出信号取自RC电路的电容C两端。即 VO=VC （2）电路的时间常数应远大于输入的矩形脉冲的宽度。即 τ >>tw 通常，当τ≥ 3 tw 时，可认为满足上述条件。

9 第三节 数制与码制 一、数制 数制：选取一定的进位规则，用多位数码来表示某个数的值。 1、 十进制
第三节 数制与码制 一、数制 数制：选取一定的进位规则，用多位数码来表示某个数的值。 1、  十进制 特点：有十个数码：0、1、2、3、4、5、6、7、8、9 写法：(D)10——Decimal 或 基数：10 进位：逢十进一 2、  二进制 特点：有两个数码：0、1 写法：(B)2——Binary 或

10 基数：2 进位：逢二进一 3、十六进制 特点：有十六个数码：0、1、2、…、9、A、B、C、D、E、F写法：(H)16——Hexadecimal 或 例如：(349)16=3×162+4×161+9×160=(841)10 (3AB.11)16=3×162+A×161+B×160+1×16-1+1×16-2 =( )10 基数：16 进位：逢十六进一 4、不同数制的转换 （1）二进制数转换为十进制 方法：把二进制数按权展开，再把每一位的位植相加，即可得到相应的十进制数。 例如：( )2=1×22+0×21+1×20+1×2-1+0×2-2+1×2-3 = /2+0+1/8=(5.625)10

11 (2)十进制数转换为二进制 方法：除2取余逆序排列。 例如： (215)10=( ? )2 最低位 2 215 余1 余1 余1 余0 余1 余0 余1 余 最高位 ∴ (215)10=( )2

12 （3）二进制数转换为十六进制数 方法：将二进制数的整数部分自左向右每4位分为一组，最后不足4位的，高位用零补足；小数部分自右向左每4位分为一组，最后不足4位在右面补零。再把每四位二进制数对应的十六进制数写出即可。 例：( )2=(5E.B2 )16 E B

13 (4)十六进制数转换为二进制数 方法：将每个十六进制数用四位二进制数表示，然后按十六进制数的排序将四位二进制数排列好，就可得到相应的二进制数。 例：将十六进制数（7E6AD）16转化为二进制。 解： （7E6AD）16=（ ） 例：将十六进制数（123A。CBF）16转化为二进制。 解： （123A.CBF）16 =( A )2

14 二、码制 在数字系统中，可用多位二进制数码来表示数量的大小，也可表示各种文字、符号等，这样的多位二进制数码叫做代码。数字电路处理的是二进制数据，而人们习惯使用十进制，所以就产生了用四位二进制表示一位十进制的计数方法，这种用于表示十进制的二进制代码称为二—十制代码，简称为BCD码。常有的BCD码有：8421码、2421码、余3码等。

15 用BCD码，可以将十进制数的每一位转换成相等的二进制数，而不是将整个十进制数转换成二进制数。
（1）它是一种有权代码，权值分别为8、4、2、1 （2）编码简单直观：例： ， 用BCD码，可以将十进制数的每一位转换成相等的二进制数，而不是将整个十进制数转换成二进制数。 例：202= 而202的BCD码是 2、 2421码 （1）它是一种有权代码，权值分别为2、4、2、1 （2）编码方案不是唯一的。

16 3、余3码 （1）每一个余3码所表示的二进制数要比它所对应的十进制数多3，即余3码是由8421码加3产生的。 （2）余3码是一种无权代码。 例如：将十进制数168用余3码表示。 解：十进制 余3码

17 第四节 逻辑门电路基础 一、基本逻辑门 1、与逻辑门 (1)与逻辑关系
第四节 逻辑门电路基础 所谓“逻辑”是指事件的前因后果所遵循的规律，如果把数字电路的输入信号看作“条件”，把输出信号看作“结果”，那麽数字电路的输入与输出信号之间存在着一定的因果关系，即存在逻辑关系，能实现一定逻辑功能的电路称为逻辑门电路。基本逻辑门电路有：与门、或门和非门，复合逻辑门电路有：与非门、或非门、与或非门、异或门等。 一、基本逻辑门 1、与逻辑门 (1)与逻辑关系 定义： 当一件事件的几个条件全部具备之后，这件事情才能发生，否则不发生。 运算规则：0*0=0，0*1=0，1*0=0，1*1=1

18 （2）二极管与门电路 （4）、逻辑符号 L （3）、真值表 A B Y 0 0 0 0 1 0 1 0 0 1 1 1 A & Y B
C L R=3kΩ D1 D2 D3 Vcc (5V) （3）、真值表 A B Y （4）、逻辑符号 & A B Y

19 定义： 在决定一件事件的各个条件中，至少具备一个条件，这件事情就会发生。 运算规则：0+0=0， 0+1=1，1+0=1，1+1=1
2、或逻辑门 (1)或逻辑关系 定义： 在决定一件事件的各个条件中，至少具备一个条件，这件事情就会发生。 运算规则：0+0=0， 0+1=1，1+0=1，1+1=1 （2）二极管或门电路 A B C L R D1 D2 D3

20 （3）、真值表 A B Y （4）、逻辑符号 A B Y ≥1

21 （1）非逻辑关系 （2）三极管非门电路 VCC RC Rb A T L （4）、真值表 0 1 1 0 A Y 1 A Y
3、非逻辑门 （1）非逻辑关系 定义：事情的结果和条件总是呈现相反状态。 运算规则：1=0，0=1 （2）三极管非门电路 VCC RC Rb A T L （4）、真值表 A Y 1 A Y （3）、逻辑符号：

22 A 表示式：Y = AB 符号： Y B 二、复合逻辑门 VCC RC L1 Rb T L & 1、与非电路 在与门后接非门就够成与非门
R=3kΩ D1 D2 D3 Vcc (5V) & A B Y 符号： 表示式：Y = AB

23 与非门真值表 真值表 A B AB Y 0 0 0 1 表示式： Y= A+B 0 1 0 1 1 0 0 1 符号： 1 1 1 0 A
2、或非门 表示式： Y= A+B 符号： A B Y ≥1 真值表 A B A+B Y

24 3、与或非门 表示式： Y= AB +CD 符号： C D Y ≥1 A B &

25 真值表 表示式： Y=A  B =AB + AB A Y 符号： B A B AB AB Y 0 0 0 0 0 0 1 1 0 1
4、 异或门 Y=A  B =AB + AB 表示式： =1 A B Y 符号： 真值表 A B AB AB Y 真值表特点: 相同则0, 不同则1

26 门电路小结 门电路 符号 表示式 与门 & A B Y 或门 非门 1 Y=AB Y=A+B Y= A 与非门 Y= AB 或非门
门电路 符号 表示式 与门 & A B Y ≥1 或门 非门 1 Y=AB Y=A+B Y= A 与非门 Y= AB 或非门 Y= A+B 异或门 =1 Y= AB 门电路小结

27 三、 TTL集成逻辑门电路 集成逻辑门电路是将逻辑电路的元件和连线都制作在一块半导体基片上。集成门电路若是由三极管为主要元件，输入端和输出端都是三极管结构，这种电路称为三极管-三极管逻辑电路，简称TTL电路。TTL电路与分立元件电路相比，具有体积小、耗电少、工作可靠、性能好、速度高等优点。 1、TTL反相器 （1）工作原理 ①　vI=3.6V，即输入为高电平时 VB1= VBC1 + VBE2+ VBE3 =( )V=2.1V， T1的e结反偏，c结正偏，处于倒置工作状态 输出VC3 =0.2V Vcc(5V) Rb1 4kΩ Rc2 1.6kΩ Rc4 130Ω Re2 1kΩ T1 T2 T4 T3 D vI + - A L

28 VC2= VCES2 + VB3 =(0.2+0.7)V=0.9V，则VB4= VC2 =0.9V
作用于T4的e结和二极管的串联支路的电压为 VC2 -VO =( )V=0.7V，则T4及D均截止 输入为高电平，输出为低电平 。 ②　 vI=0.2V，即输入为低电平时 VB1= ( )V=0.9V， T1的e结导通。 此时， VB1 同时作用于T1 的c结、T2和T3的e结支路上，T2，T3显然截止，则—— Vcc通过Rc2 向T4提供基极电流T4及D导通，则—— vo≈ Vcc - VBE4- VD =( )=3.6V 输入为低电平，输出为高电平 。 （2）说明： ①　采用输入级以提高工作速度 ②　采用推拉式输出级以提高开关速度和带负载的能力

29 BC段：vI值大于点B，T1的C极供给T2基极电流，但T1仍保持为饱和态，其e、c结均正偏；T2对vI的增量作线性放大：
（3） TTL反相器传输特性 vI vO C B A 3.6V E D 2.48V 0.2V 0.4V 1.1V 1.2V 3V AB段：vI很低，稳态时输出高； BC段：vI值大于点B，T1的C极供给T2基极电流，但T1仍保持为饱和态，其e、c结均正偏；T2对vI的增量作线性放大： CD段：的值继续增大并超越C点，使T3饱和，输出电压迅速下降到vO ≈0.2V， DE段： vI (D)的值从点D再继续增加时，T1进入倒置放大状态，保持vO ＝0.2V。

30 外形 电源VCC（+5V） 管脚 地GND 2、 TTL门电路芯片简介 (1)、TTL门电路芯片（四2输入与非门，型号74LS00) &
14 13 12 11 10 9 8 1 2 3 4 5 6 7 管脚 地GND

31 (2)、常用TTL逻辑门电路 名称 国际常用系列型号 国产部标型号 说明 四2输入与非门 74LS00 T1000 四2输入或门 四2异或门 四2输入或非门 四2输入与门 双4输入与非门 双4输入与门 六反相器 8输入与非门 74LS32 74LS02 74LS08 74LS86 74LS21 74LS20 74LS30 74LS04 T186 T1008 T1086 T1021 T1002 一个组件内部有四个门，每个门有两个输入端一个输出端。 一个组件内有两个门，每个门有4个输入端。 只一个门，8个输入端。 有6个反相器。

32 +5V & c1 T1 F R1 R2 3k b1 A T2 B C T5 R3 3、集电极开路的与非门（OC门） 电路结构与逻辑符号

33 4、三态门（TSL门） 符号及功能表 使能端高电平 起作用 使能端低电平 & A B F 符号 功能表 & A B F 符号 功能表

34 1、CMOS反相器 UCC S T2 D T1 ui uo PMOS管 NMOS管 四、CMOS集成门电路
根据电路中MOS管的不同可分为PMOS、NMOS电路和CMOS电路，其中CMOS是PMOS管与NMOS管组成的互补型集成电路，具有功耗低、抗干扰性强，开关速度快等优点。 1、CMOS反相器 UCC S T2 D T1 ui uo PMOS管 NMOS管

35 S G 结构 工作原理： ui=0时： ugs2=UCC ， T2导通、T1截止，uo=“１”；
ui=1时： T1导通、T2截止，uo=“0”。 +UDD A F T2 T1 B T3 T4 S G 结构 2、CMOS与非门

36 工作原理: 0 0     1 0 1     1 1 0     1 1 1     0 A & F B
A B T1 T2 T3 T4 F     1     1     1     0 & A B F

37 工作原理: 0 0   ×× 1 0 1  ×  × 0 1 0 ×   × 0 1 1 × ×   0 3、CMOS或非门
A B T1 T2 T3 T4 F +UDD F A T2 T1 B T3 T4 G S 结构   ×× 1  ×  × 0 ×   × 0 × ×   0  A B F

38 4、CMOS传输门 结构: +5V C VI VO -5V 符号: TG C

39 即：在－5v<VI<+5v的范围内，或者TN、TP单独导通，或者它们同时导通，传输门被打开，VI顺利通过传输门——开关闭合。
工作原理: 设被传输的模拟信号的变化范围为－5v～+5v。设控制信号：高电平VCH=+5v，低电平VCL=－5v，两管的VT均为2v。 （1）当C端接低电平时，TN的栅压为－5v，VI在－5v～+5v时，TN截止，同时TP亦截止—开关断开。 （2）当C端接高电平时： 若－5v<VI<－3v VGSN≥8v＞VTN TN导通 VGSP＞－2v＞VTP TP截止 －3v<VI<+3v VGSN＞2v＞VTN TN导通 VGSP＜－2v＜VTP TP导通 +3v<VI<+5v VGSN＜2v＜VTN TN截止 VGSP＜－8v＜VTP TP导通 即：在－5v<VI<+5v的范围内，或者TN、TP单独导通，或者它们同时导通，传输门被打开，VI顺利通过传输门——开关闭合。

40 第五节逻辑代数的基本定律及逻辑函数的化简
一、逻辑代数运算定律 1、常量与变量关系定律 （1）0，1律 A+1=A A*0=0 A+1=1 A*1=A （2）互补律 A+A =1 A•A =0

41 2、逻辑代数基本定律 （1）交换律 A+B=B+A A*B=B*A （2）结合律
A+(B+C)=(A+B)+C A*(B*C)=(A*B)*C (3)分配律 A*(B+C)=A*B+A*C A+B*C=(A+B)*(A+C)

42 (4)反演律(摩根定律) A•B =A+B 用真值表证明 A B A•B A+B 0 0 1 1 0 1 1 1 0 1 1 1 0
1

43 AB+AB =A A+AB =A A+AB=A+B AB+AC+BC =AB+AC AB+AB =A 二逻辑函数的公式化简法
3、常用公式 公式1 AB+AB =A 公式2 A+AB =A 公式3 A+AB=A+B 公式4 AB+AC+BC =AB+AC 二逻辑函数的公式化简法 所谓化简逻辑函数,就是使逻辑函数的与或表达式中所含的或项数及每个与项的变量数为最少.常见的公式化简法有以下几种. 1 合并项法 利用 AB+AB =A 将两项并成一项,合并时消去一个变量.

44 2、吸收法： 3、消去法： 4、配项法： A+A =1 利用消 去多余的因子 例1： 利用A+AB=A消去多余的项 利用公式
利用消 去多余的因子 4、配项法： A+A =1 利用公式 给某个与项配项，试探进一步化简函数 例1：

45 例2： 将 化简为最简逻辑代数式。 Y=ABC+ABC+ABC+ABC+ABC Y=ABC+ABC+ABC+ABC+ABC
=AB(C+C)+ABC+AB(C+C) =AB+ABC+AB =(A+A)B+ABC =B+BAC ; A+AB=A+B =B+AC ；C+C=1 Y=ABC+ABC+ABC+ABC+ABC

46 例3： 将Y化简为最简逻辑代数式。 Y =AB+(A+B)CD 利用公式A+AB=A+B 解：Y =AB+(A+B)CD ；A=A
;利用反演定理 ;将AB当成一个变量, 利用公式A+AB=A+B ；A=A

47 例4： 例5：

48 三、逻辑函数的卡诺图化简法 1、用卡诺图表示逻辑函数 对于n 变量来说，就有2n 个最小项。
最小项：包含了所有的变量，每个变量或以原变量或以反变量的形式出现，并且仅仅出现一次的乘积项。 对于n 变量来说，就有2n 个最小项。 卡诺图：由许多小方格组成的阵列图，每个小方格对应一个最小项，n变量的卡诺图有2n 个小方格。

49 AB 两变量 AB CD A BC 00 01 11 10 1 三变量 四变量

50 用卡诺图表示逻辑函数的具体方法是： （1）根据变量的个数画空白卡诺图； （2）将逻辑函数化成最小项和的形式； （3）在空白卡诺图上，与函数最小项对应的方格填1，其余的方格填0。 例：已知真值表填卡诺图：在其相应的小方格中填入0或1。 C B A

51 AB+AB =A 2、卡诺图化简方法 （1）、卡诺图化简法的依据
卡诺图的基本特点是：任何两个几何是相邻的小方块所表示的最小项只有一个变量不同，其余变量均相同。根据公式 AB+AB =A ，可以将相邻的两个最小项并为一项，消去 一个不同的变量。 （2）化简方法 2个相邻的小方格可以合并成一项，同时消去一个不同的变量。 4个相邻的小方格可以合并成一项，同时消去两个不同的变量。 8个相邻的小方格可以合并成一项，同时消去三个不同的变量。

52 按化简方法，将相邻的1方格圈起来，直到所有1方格被圈完为止；
（3）、化简的步骤 用卡诺图表示逻辑函数； 按化简方法，将相邻的1方格圈起来，直到所有1方格被圈完为止； 将每个圈所表示的最小项写出并相加，得到逻辑函数的最简与或表达式。 卡诺图“圈1”的技巧 由于卡诺图圈1方格的方法可以有多种形式，因此化简 的结果也就不同，为获得最简与或式，圈1时应掌握基本方 法与技巧。 圈应尽量的大。圈越大，消去的变量越多。

53 F=AC+BC+AB 1 圈的个数应尽量少。圈越少，或项越少。
先圈孤立的1方格，再圈仅与一个方格唯一相邻的1方格 ；最后再先大圈后小圈圈定。不要遗漏1方格，否则函数会出错。 同一个1方格可以被圈多次，但每个圈应包含有未被圈过的1方格，否则该圈所表示的与项是多余的。 1 A C B AC BC AB F=AC+BC+AB

54 A C B D 1 BC

55 A C B D 1 四个角为相邻的方格。

56 A C B D 1 函数的最简“与或”式不一定是唯一的。

57 A C B D 1

58 若卡诺图中各小方格被1占去了大部分，这时采用
A C B D 1 若卡诺图中各小方格被1占去了大部分，这时采用 包围0的方法化简更简单，即先求出非函数，再对 非函数求非，得到F。

59 小结 1、数字电子技术是有关数字信号的产生、整 形、编码、存储、记数和传输的科学技术 。脉 冲组成的数码称为数字信号。脉冲的主要参数
有幅度、上升时间、下降时间、脉冲宽度、脉 冲周期等。 2、RC电路可以对矩形脉冲进行变形， RC微分电路的构成条件为 τ <<tw ，在R两端输出正、负脉冲；RC积分电路的构成条件为： τ >>tw ，在C的两端输出为三角波。

60 3、基本逻辑门电路有：与门、或门、非门三种，由基本门组成复合门有：与非门、或非门、与或非门和异或门等，它们是构成各种数字电路的基本单元。
4、目前广泛应用的是数字集成器件，主要有TTL和CMOS两大系列，应用是应弄清其基本功能和引脚排列。 5、逻辑函数的化简有利于电路的简化，可减少器件和提高工作可靠性。逻辑函数化简的方法有二种，一是公式化简法，二是卡诺图化简法

61 内容结束 谢谢收看