计算机组成与系统结构 陈泽宇 副教授.

Presentation on theme: "计算机组成与系统结构 陈泽宇 副教授."— Presentation transcript:

1 计算机组成与系统结构 陈泽宇 副教授

2 第1章 计算机系统概论 第2章 运算方法和运算器 第3章 存储系统 第4章 指令系统 第5章 中央处理器（CPU） 第6章 总线系统 第7章 输入输出（I/O）系统 第8章 并行计算机系统

3 3.2 主存储器 3.2.1 主存储器的技术指标 主存储器的基本组成 主存储器的扩展

4 3.2.1 主存储器的技术指标 主存储器是CPU能直接访问的存储器 由随机读写存储器RAM和只读存储器ROM组成 能快速地进行读或写操作 衡量一个主存储器性能的技术指标主要有存储容量、存取时间、存储周期和存储器带宽

5 1．存储容量 存储器中可容纳的存储单元总数称为存储容量 目前大多数计算机采用字节为单位来表征存储容量 存储容量的最大字节数可由地址码的位数来确定 计算机的地址码为n位，则可产生2n个不同的地址码，如果地址码被全部利用，则其最大容量为2n个字节 计算机设计定型后，其地址总线、地址译码范围也已确定，因此其最大存储容量是确定的 主存储器的实际存储容量远远小于理论上的最大容量

6 一般而言，存储器的容量越大，所能存放的程序和数据就越多，计算机的解题能力就越强
存储容量的单位通常用KB、MB、GB来表示 K代表210，M代表220，G代表230 1KB=l024B，1MB=1024KB，1GB=l024MB

7 2．存取时间 即存储器访问时间：启动一次存储器操作到完成该操作所需的时间 读出时为取数时间，写入时为存数时间 取数时间：存储器从接受读命令到信息被读出并稳定在存储器数据寄存器中所需的时间 存数时间：存储器从接受写命令到把数据从存储器数据寄存器的输出端传送到存储单元所需的时间

8 3．存储周期 又称访问周期：连续启动两次独立的存储器操作所需间隔的最小时间 是衡量主存储器工作性能的重要指标 存储周期通常略大于存取时间

9 4．存储器带宽 单位时间里存储器所存取的信息量 是衡量数据传输速率的重要指标 通常以位/秒（bps，bit per second）或字节/秒（Byte/s）为单位 总线宽度为32位，存储周期为250ns，则 存储器带宽 = 32b/250ns = 128Mb/s = 128Mbps 存取时间、存储周期、存储器带宽都反映主存的速度指标

10 3.2.2 主存储器的基本组成 主存储器由存储体、寻址系统、存储器数据寄存器、读写系统及控制线路等组成

11 1．存储体 存储体是由存储单元按照一定规则排列起来的存储阵列 存储体是存储器的核心，是存储信息的实体

12 2．寻址系统 寻址系统是读出和写入信息的地址选择机构，包括存储器地址寄存器（MAR）和地址译码器 地址译码器接收来自地址寄存器的n位地址，经译码后产生2n个地址选择信号，并从2n个单元中选出一个单元 通常用X选择线（行线）和Y选择线（列线）的交叉来选择所需要的单元 存储器地址寄存器MAR具有地址缓冲功能，可使CPU和主存的速度得到充分发挥和提高 MAR从功能上看属于主存，但常被放在CPU内

13 3．存储器数据寄存器（MDR） 一般把存储器数据寄存器MDR作为存储器接收输入数据和发出输出数据用的数据缓冲器件 在数据传送中可以起到数据缓冲作用，使CPU与主存速度相匹配，从而使两者的速度都能得到发挥和提高

14 4．读写系统 包括写入信息和读出信息所需线路 写入信息所需线路包括写入线路、写驱动器等 读出信息所需线路包括读出线路、读驱动器和读出放大器等

15 5．控制线路 无论是读或写操作，都需要由一系列明确规定的连续操作步骤来完成 存储器控制线路 主存时序线路、时钟脉冲线路、读逻辑控制线路、写或重写逻辑控制线路以及动态存储器的定时刷新线路 存储器控制线路控制逻辑电路接收片选信号CS（Chip Select）及来自CPU的读/写控制信号，形成芯片内部控制信号，并控制数据的读出和写入

16 主存储器的工作原理 由CPU发来的地址送到存储器地址寄存器中，在读写控制线路的作用下，经过地址译码后，选中存储体中某一存储单元，对该存储单元进行读/写操作，读出或写入的信息都暂存于存储器数据寄存器中

17 3.2.3 主存储器的扩展 CPU对存储器进行读/写操作， 首先由地址总线给出地址信号，然后发出读操作或写操作的控制信号，最后在数据总线上进行信息交流 因此，存储器同CPU连接时，要完成地址线、数据线和控制线的连接 存储器芯片容量有限，需要在字向和位向两方面进行扩充，才能满足实际存储器的容量要求 通常采用位扩展法、字扩展法、字位同时扩展法

18 1．位扩展法 假定使用8K×l位的RAM芯片，那么组成8K×8位的存储器，可采用位扩展法 FLASH演示

19 只需把字长由1位加大到8位，而存储器的字数（8K）则与存储器芯片的字数一致
每一片RAM的字数是8K（213），故其地址线为13条（A0~A12），可满足整个存储体容量的要求； 每一片RAM对应数据的1位（只有1条数据线），故只需将它们分别接到数据总线上的相应位即可 对芯片没有选片要求，就是说芯片均按已被选中来考虑 每一条地址总线接有8个负载，每一条数据线接有1个负载

20 2．字扩展法 仅在字向扩充而位数不变 由片选信号来区分芯片的具体地址 使用16K×8位RAM芯片，采用字扩展法组成64K×8位存储器 FLASH演示

21 每一片RAM的字数是16K（214），故其地址线为14条（A0~A13）
4片芯片的数据线与数据总线的D0~D7相连，对应8位数据，地址总线低位地址A0~A13与各片芯片的14位地址端相连，两位高位地址A14、A15经2:4译码器与4片芯片的片选端相连 地 址 空 间 分 配 地址 片号 片外 A15 A14 片内 A13 A12 A11 … A1 A0 说明 最低地址 1 最高地址 2 3

22 3．字位同时扩展法 一个存储器的容量假定为M×N位， 若使用L×K位的芯片（L<M, K<N），则需要在字向和位向同时进行扩展， 此时共需要（M/L）×（N/K）个存储器芯片

23 本讲到此结束，谢谢！