电子电路中的信号分为两大类： 低电平 高电平 脉冲信号是跃变信号， 持续时间很短

Presentation on theme: "电子电路中的信号分为两大类： 低电平 高电平 脉冲信号是跃变信号， 持续时间很短"— Presentation transcript:

1 电子电路中的信号分为两大类： 低电平 高电平 脉冲信号是跃变信号， 持续时间很短
(a) 一类称为模拟信号，它是指时间上和数值上的变化都是连续平滑的信号，如图（a）中的正弦信号，处理模拟信号的电路叫做模拟电路。 一类信号称为数字信号，它 是指时间上和数值上的变化 都是不连续的，如图（b）中 的信号，处理数字信号的电 路称为数字电路。 (b) 低电平 高电平 脉冲信号是跃变信号，　持续时间很短

2 数字电路和模拟电路的区别： 电路中： 低电平 高电平 基本数字：逻辑0 逻辑1 （2）研究的问题不同。
（1）信号不同： 电路中： 低电平 高电平 基本数字：逻辑0 逻辑1 （2）研究的问题不同。 模拟电路：输入输出之间的大小、相位等问题。 数字电路：输入输出之间的逻辑关系。

3 （3）分析方法不同。 模拟电路：微变等效电路、图解法 工具 数字电路：逻辑分析与设计，逻辑代数 （4）电路组成相同，但元件工作状态不同。
模拟电路：晶体管多工作在放大状态 数字电路 ：晶体管工作在开关状态，也就是 交替地工作在饱和与截止两种状态。

4 第13章 门电路和组合逻辑电路 13.1 基本门电路及其组合 *13.4 组合逻辑电路的分析和设计 *13.5 加法器 *13.6 编码器
13.1 基本门电路及其组合 13.2 TTL门电路 *13.4 组合逻辑电路的分析和设计 *13.5 加法器 *13.6 编码器 13.7 译码器和数字显示

5 13.1 基本门电路及其组合 13.1.1逻辑代数的基本概念 数字电路输入输出是逻辑关系 逻辑是指事物的因果关系，或者说条件 和结果的关系

6 注意：1.逻辑变量的取值只有两种，即逻辑0和逻辑1。
逻辑变量与逻辑函数 逻辑函数：如果对应于输入逻辑变量A、B、C、…的每一组确定值，输出逻辑变量Y就有唯一确定的值，则称Y是A、B、C、…的逻辑函数。记为 注意：1.逻辑变量的取值只有两种，即逻辑0和逻辑1。 2.变量取值须经定义才有意义。 研究工具 逻辑代数（布尔代数）

7 、三种基本逻辑运算 1、与逻辑（与运算） 开关A，B 串联,控制 灯泡Y： Ｙ＝ＡＢ 真值表

8 与逻辑（与运算） 逻辑符号 与逻辑的定义：仅当决定事件（Y）发生的所有条件（A，B，C，…）均满足时，事件（Y）才能发生。表达式为：
Ｙ＝Ａ Ｂ Ｃ… 逻辑符号

9 2、或逻辑（或运算） 开关 A，B 并联 控制 灯泡 Y: Ｙ＝Ａ+Ｂ 真值表

10 或逻辑（或运算） 逻辑符号 Ｙ＝Ａ＋Ｂ＋Ｃ＋…
　　或逻辑的定义：当决定事件（Y）发生的各种条件（A，B，C，…)中，只要有一个或多个条件具备，事件（Y）就发生。表达式为： Ｙ＝Ａ＋Ｂ＋Ｃ＋… 逻辑符号

11 3、非逻辑（非运算） Ｙ＝Ａ 逻辑符号 真值表 开关A控制灯泡Y:
　　非逻辑指的是逻辑的否定。当决定事件（Y）发生的条件（A）满足时，事件不发生；条件不满足，事件反而发生。表达式为： Ｙ＝Ａ 开关A控制灯泡Y: 逻辑符号 真值表

12 常用的逻辑运算 （1）与非运算：逻辑表达式为： （2）或非运算：逻辑表达式为：

13 （3）异或运算：逻辑表达式为： （4）同或运算：逻辑表达式为：

14 （5） 与或非运算：逻辑表达式为： 上述逻辑运算的实现依赖于门电路

15 如：TTL电路：高电平额定值：3V（2—5V） 低电平额定值：0.3V（0—0.8V）
门电路是实现一定逻辑关系的电路，是组成数字电路的 基本单元 高电平 “1” 正逻辑: 低电平 “0” 逻辑电平：高电平、低电平 一定电压范围（不是某固定值） 如：TTL电路：高电平额定值：3V（2—5V） 低电平额定值：0.3V（0—0.8V）

16 分立元件门电路简介 1、二极管与门 Y=AB

17 2、二极管或门 Y=A+B

18 3、三极管非门 Y A

19 13.2 TTL集成门电路 13.2. 1 TTL与非门的基本原理 +5V R2 R4 R1 T1 T3 A T2 B Y +5v T4
C1 A B T2 Y +5v A B R1 C1 B1 T4 R3

20 B1= 0 B1 AB 任= 0 Y= 1 +5V R2 R4 R1 T3 拉电流 T1 A B T2 Uo +5v T4 R1 R3 RL
C1 B 设 uA= 0.3V Uo= 5– Ube3– UD– UR2（小） = 5– 0.7– 0.7= 3.6V VB1= = 1V T2 、T4 截 止 T3导 通

21 VC2=VCE2+VBE4=0.3+0.7=1V，使T3截止。
R1 +Vcc R2 R1 R4 VB1=2.1V VC2=1V T3 T1 uo=0.3V A B T2 Uo AB全=1 T4 Y=0 R3 设 UA=UB=3.6V R5 灌电流 VB1升高，足以使T2 ,T4导通 VC2=VCE2+VBE4= =1V，使T3截止。

22 13. 2. 2 三态输出门电路 D EN=1时， EN=0时 +5V R4 R2 R1 VB2=1V VB1=1V T3 EN T2 A
三态输出门电路 +5V R4 R2 R1 VB1=1V VB2=1V D T3 EN T2 A B T1 Y EN=1时， T4 二极管D截止， Y=AB R3 EN=0时 VB1=1V， T2 、T4截止； 二极管D导通，使VB2=1V,T3截止，输出端开路（高阻状态）

23 三态门的符号及功能表 符号 & A B F 功能表 使能端高电平 起作用 符号 & A B F 功能表 使能端低电平 起作用

24 三态门的用途 三态门主要作为TTL电路与总线间的接口电路。 公用总线 工作时，EN1、EN2、EN3轮流接入高电平。将不同数据分时送入总线。
A2B2 EN1 公用总线 工作时，EN1、EN2、EN3轮流接入高电平。将不同数据分时送入总线。 ０ １ A2 B2 EN2 EN3

25 TTL与非门组件 TTL与非门组件就是将若干个与非门电路，经过集成电路工艺制作在同一芯片上。 & +VC 地 74LS00 74LS00组件含有 两个输入端的与 非门四个。

26 逻辑门电路使用中的几个问题 （1）对于各种集成电路，使用时一定要在推荐的工作条件范围内，否则将导致性能下降或损坏器件。 （2）输入端悬空
TTL电路多余的输入端悬空表示输入为高电平； CMOS电路多余的输入端不允许悬空，否则电路将不能正常工作。

27 （1）对于与非门及与门，多余输入端应接高电平，比如直接接电源正端，也可以与有用的输入端并联使用
三、多余输入端的处理 （1）对于与非门及与门，多余输入端应接高电平，比如直接接电源正端，也可以与有用的输入端并联使用 V & CC B A （a） （b） （2）对于或非门及或门，多余输入端应接低电平，比如直接接地；也可以与有用的输入端并联使用。 ≥1 A B （a） （b）

28 作业： A选择题：13.1.1~13.4.9（不用交） B基本题：13.1.4、13.1.5、

29 13.3 逻辑代数 逻辑代数的基本定律 一、基本运算规则 A+0=A A+1=1 A · 0 =0 A · 1=A

30 二、基本代数规律 交换律 A+B=B+A A• B=B • A 结合律 A+(B+C)=(A+B)+C=(A+C)+B A• (B • C)=(A • B) • C 分配律： A(B+C)=AB+AC A+BC=(A+B)(A+C)

31 A · B ·C ···· =A+B+C+····
吸收律： A+AB=A A（A+B）=A A+AB=A+B 反演律： A+B+C+···· = A · B · C···· A · B ·C ···· =A+B+C+···· 反演规则：逻辑表达式Y，如果将表达式中的所有“·”换成“＋”，“＋”换成“·”， “0”换成“1”，“1”换成“0”， 原变量换成反变量，反变量换成原变量， 所得表达式为Y

32 13.3.2 逻辑函数的表示方法与转换 1. 逻辑代数式 > 2. 逻辑图 3. 真值表 4.卡诺图 A 1 B & C Y=BC+A

33 真值表 设A、B、C为输入变量，Y为输出变量。 逻辑代数式

34 一、逻辑函数化简的意义：逻辑表达式越简单，实现它的
逻辑函数的化简 一、逻辑函数化简的意义：逻辑表达式越简单，实现它的 电路越简单，电路工作越稳定可靠。 二、逻辑函数化简的目的：通常是得到最简与或表达式。 三、最简“与或式”标准：与项个数最少，各与项中变量数 最少。

35 1. 利用逻辑代数公式化简 1、并项法 2、吸收法 例：证明A+AB+BC=A+B =A+B+BC =A+B(1+C) A+AB+BC
利用公式Ａ＋Ａ＝1，将两项合并为一项，并消去一个变量。 2、吸收法 例：证明A+AB+BC=A+B =A+B+BC =A+B(1+C) =A+B A+AB+BC

36 3、配项法 例 ：证明AB+AC+BC=AB+AC AB+AC+BC=AB+AC+(A+A)BC =AB+AC+ABC+ABC =AB+ABC+AC+ABC =AB(1+C)+AC(1+B) =AB+AC 利用公式Ａ＋Ａ＝Ａ 4、加项法

37 5.运用反演规则 例：证明：若 Y=AB+AB 则 Y=AB+A B Y=(A+B)•(A+B) =AA+AB+A B+BB =AB+A B

38 逻辑相邻的最小项：两个最小项只有一个因子互为反变量
2 逻辑函数的卡诺图化简法 (1)最小项: 在n个变量逻辑函数中，若m为包含n个因子的乘积项，而且这n个变量均以原变量或反变量的形式在m中出现一次，则称m为该组变量的最小项。 n个变量,有2n个最小项 逻辑相邻的最小项：两个最小项只有一个因子互为反变量 （2）最小项常用符号mi表示

39 例1:Y=ABC+BC=ABC+BC（A+A）
(3)最小项表达式 任何一个逻辑函数都可以表示成若干个最小项的 和，即最小项表达式，它是一个标准“与—或”表达式， 而且这种形式是唯一的。 例1:Y=ABC+BC=ABC+BC（A+A） =ABC+ABC+ABC =m6+ m7+ m3 最小项表达式 =（ m3 , m6, m7)

40 定义：将n变量的全部最小项各用一个小方块表示，并使具有逻辑相邻性的最小项在几何位置上也相邻。
卡诺图 ：一种函数表示法，按一定规律画的方块图。 定义：将n变量的全部最小项各用一个小方块表示，并使具有逻辑相邻性的最小项在几何位置上也相邻。 A B 1 1 1

41 相邻项举例： 3项的相邻项有：1，2，7 （2）三变量卡诺图： C 3

42 0项的相邻项有：1，2，4，8 （3）四变量卡诺图： 卡诺图构成的重要原则：几何相邻性：即两个几何位置
卡诺图构成的重要原则：几何相邻性：即两个几何位置 相邻的单元其输入变量的取值只能有一位不同。

43 用卡诺图表示逻辑函数 将函数所含全部最小项用1填入，其余填0。 1、函数是以真值表给出 例

44 1 1 1 B 1 A B Y=A+B =A(B+B)+B(A+A) 1 1 1
　2、以最小项表达式给出： 　3、以一般形式给出： Y=ABC+ABC+ABC Y=A+B A BC 0 1 =A(B+B)+B(A+A) A B 1 1 B 1 1 两个相邻单元取值同为1，可以将这两个最小项合并成一项，并消去一个变量。

45 四. 用卡诺图化简 两个相邻单元取值同为1，可以将这两个最小项合并成一项，并消去一个变量。 A BC 00 01 11 10 1

46 =AC(B+B)+AC(B+B) =AC+AC =C Y=ABC+ABC+ABC+ABC Y=A
如果是四个几何相邻单元取值同为1， 则可以合并，并消去两个变量。 A BC 0 1 Y= ABC+ABC+ABC+ABC =AC(B+B)+AC(B+B) =AC+AC =C A BC 0 1 Y=ABC+ABC+ABC+ABC Y=A

47 Y= 1 Y= D 如果是八个相邻单元取值同为1， 则可以合并，并消去三个变量。 AB CD 00 01 11 10 00 01 11 10
A BC 0 1 Y= 1 Y= D

48 AB CD AB CD 1 1 1 1 Y= BD

49 例 ：某逻辑函数的表达式是： Y=(AB.C.D) =（ m0 , m2 , m3 , m5 , m6 , m8 , m9 , m10 , m11 , m12 , m13 , m14 , m15) =( ) 试化简 AB CD BD Y=A+CD+BC+BD+BCD CD BCD A BC

50 用卡诺图化简遵循的原则： （1）相临最小项的个数是2N个，并组成矩形,可以合并。 （ 2）每个矩形组应包含尽可能多的最小项；
（3）矩形组的数目应尽可能少； （4）各最小项可以重复使用，即同一个单元可以被圈在不同的矩形组内； （5）所有等于1的单元都必须被圈过； （6）每一矩形组至少有一个未被圈过的最小项

51 小结：用卡诺图化简逻辑函数的步骤： (1) 写出最小项表达式； (2)画卡诺图； (3)合并最小项，即找出可以合并的最小项矩形组（简称画圈）。 一般规则是：如果有2n个最小项相邻（n=1，2，3…)并排成一个矩形组,则它们定可合并为一项,并消去n个因子,合并后的结果中仅包含这些最 小项的公共因子。

52 1 1 1 例：化简 Y=ABC+ABC+ABC A BC 00 01 11 10 1 （1）卡诺图法 Y=AC+AB （2）公式法 AC
1 2 7 5 3 4 6 （1）卡诺图法 Y=AC+AB 1 1 1 （2）公式法 AC Y=ABC+ABC+ABC AB =ABC+ABC+ABC+ABC =AC(B+B)+AB(C+C) =AC+AB

53 1 1 1 1 1 1 1 1 1 例 解: F=AB+ BD BC + + ABCD + ACD
化简F=ABCD+ABCD+ABC+ABD+ABC+BCD 解: F=AB+ BD BC + + ABCD + ACD 1 1 1 1 1 1 1 1 1

54 例 化简 F（A，B，C，D）= Σm （0,1,2,3,5,6,7,8,9,10,11,13,14,15） 一 二
≠ F（ B， A，C，D） 法 一 法 二 F=BCD ∴ F=B+C+D F=B+D+C

55 　　 在有些情况下，不同圈法得到的与或表达式都是最简形式。即一个函数的最简与或表达式不是唯一的。
ＡＣ＋ＡＢＤ＋ＡＢＣ＋ＢＣＤ ＡＣ＋ＡＢＤ＋ＡＢＣ＋ＡＢＤ

56 作业： 、 （3）（4）（5）、

57 组合逻辑电路：逻辑电路在某一时刻的输出状态仅
13.4.1组合逻辑电路的分析 组合逻辑电路：逻辑电路在某一时刻的输出状态仅 由该时刻电路的输入信号所决定。 已知组合逻辑电路图，确定它们的逻辑功能。 分析步骤：（1）根据逻辑图，写出逻辑函数表达式 （2）对逻辑函数表达式化简 （3）根据最简表达式列出真值表 （4）由真值表确定逻辑电路的功能

58 Y= AB AB A =AB+AB B A B Y 0 0 1 0 1 0 1 0 0 1 1 1 Y A 1 AB 1 B
例: 分析下图逻辑电路的功能。 Y= AB AB A & =AB+AB & B 真值表 A B Y Y A 1 & AB 1 B 功能:当A、B取值相同时， 输出为1, 是同或电路。 A B = Y

59 例:分析下图逻辑电路的功能。 真值表 A B Y1 Y2 Y3 1 0 0 1 0 0 Y1 Y2 Y3 1 A B > 功能: 当 A>B 时, Y1=1; Y1=A+B=A B 当 A=B 时, Y2=1; Y3=A+B=A B 当 A<B 时, Y3=1; Y2=AB+AB 是一位数字比较器

60 13.4.2 组合逻辑电路的设计 根据给定的逻辑要求，设计出逻辑电路图。 设计步骤：
（1）根据逻辑要求，定义输入输出逻辑变量， 列出真值表 ； （2）由真值表写出逻辑函数表达式 （3）化简逻辑函数表达式 （4）画出逻辑图

61 例：用与非门设计三人表决电路 A 三 人 表 决 电 路 B C
+5V R 1 A 三 人 表 决 电 路 B Y C

62 1 1 1 1 A BC 00 01 11 10 1 真值表 A B C Y 1 1 1 1 1 Y=AB+AC+BC 1 1 1 1 1
1 2 7 5 3 4 6 真值表 1 A B C Y 1 1 1 1 1 1 1 1 Y=AB+AC+BC 1 1 1 1 1 =AB+AC+BC 1 1 =AB AC BC

63 三人表决电路 +5V R 1 =AB AC BC Y A & Y B C

64 控制端 E A B Y 1 真值表 输入 输出 E AB 00 01 11 10 1 E A B Y > Y=EB+EA+AB
例：设计一个可控制的门电路，要求：当控制端 E=0时，输出端 Y=AB；当E=1时，输出端 Y=A+B 控制端 E A B Y 1 真值表 输入 输出 E AB 00 01 11 10 1 2 7 5 3 4 6 & E A B Y > 1 Y=EB+EA+AB

65 作 业 、 、 、

66 A---加数；B---被加数；S---本位和； C---进位。
13.5 加法器 （1）半加器： 半加运算不考虑从低位来的进位 A---加数；B---被加数；S---本位和； C---进位。 真值表 ∑ co A B C S 逻辑符号

67 真值表 逻辑图 =1 & A B S C 

68 相加过程中，既考虑加数、被加数又考虑低位的进位位。 （2）全加器：
an:加数；bn:被加数；cn-1:低位的进位；sn:本位和；cn:进位。 an bn cn-1 sn cn ∑ CI CO 逻辑符号

69 逻辑图 半加器  1 an bn Cn-1 sn cn Scn-1 s c 半加和：

70 74LS183是加法器集成电路组件，含有两个独立的全加器。
C3 2Ci S Ci S 2Ci S Ci S 74LS183 74LS183 2A 2B 2Ci A 1B 1Ci -1 2A 2B 2Ci A 1B 1Ci -1 A1 B1 A2 B2 A0 B0

71 n位二进制代码有2n种不同的组合，可以表示2n个信号。
13.6 编 码 器 编码:赋予选定的一组二进制代码以固定的含义 n位二进制代码有2n种不同的组合，可以表示2n个信号。 设输入I0 I3，用与非门设计二制编码器。 I0 I1 I2 I3 Y1 Y0 1 输入 I0 I1 I2 I3

72 0000 0001 0010 0011 0110 0111 1000 1001 1010 1011 1101 1110 1111 0101 1100 0100 1 2 3 6 7 8 5 4 9 二进制数 8421码 BCD码 ：0~9十个数码用四位二进制数表示 主要有： 8421码 二－十进制编码器

73 用与非门设计二－十进制编码器 真值表

74 • • • • • • • • • • • • • • • +5V R10 Y3 1 Y2 编码器 1 Y1 1 Y0
& • Y3 • • 1 • & Y2 编码器 • • • 1 & • Y1 • • • 1 • & • Y0 •

75 译码是编码的逆过程，将某组二进制组合翻译成电路的某种状态。
13.7 译码器 译码是编码的逆过程，将某组二进制组合翻译成电路的某种状态。 （1）二进制译码器（n---2n线译码器） 译码器的输入： 一组二进制代码 只有一个有效信号的一组高低电平 译码器的输出：

76 3线—8线译码器 S3 S1 S2 + 1 0 A2 A1 A0 Y0 Y2 Y5 Y4 Y1 Y3 Y6 Y7 1
74LS138 S3 S1 S2 + A2 A1 A0 Y0 Y2 Y5 Y4 Y1 Y3 Y6 Y7 1 1 1 1 1 1 1 1 1 1  1  Y2 = A2A1A0 Y0 = A2A1A0 Y1 A2A1A0 = Y7 = A2A1A0

77 VCC Y Y1 Y Y3 Y4 Y Y6 74LS138 A A 1 A2 SB SC SA Y7 地

78 Y=AB（C+C）+BC（A+A） Y3 =ABC+ABC+ABC Y 1 SA =ABC+ABC+ABC 74LS138 Y6 SB SC
例：用74LS138和与非门实现Y=AB+BC Y=AB（C+C）+BC（A+A） Y3 =ABC+ABC+ABC & Y 1 SA =ABC+ABC+ABC 74LS138 Y6 SB SC Y7 =ABC ABC ABC A2 A1 A0 = Y3 Y6 Y7 A B C

79 例：利用线译码器分时将采样数据送入计算机。
2-4线译码器 A B C D 三态门 总线 脱离总线 数据 全为1 00 工作原理：例A0A1=00

80 将二进制代码翻译成十进制数显示出来的电路。用来驱动各种显示器件
（2）显示译码器 数码显示器

81 (1)数码显示器：用来显示数字、文字或符号。
a b c d e f g + + + + + f g a b 共阴极接法 a • f b g +V • a b c d e f g e c d • 共阳极接法 e d c •

82 显示译码器的真值表 显示 字形 A3 A2 A1 A0 a b c 　d e f g ….. ….. …..

83 74LS247 显示译码器 a~g: 译码器输出端 A3A0：8420码输入端 LT : 灯测试输入端 BI：灭灯输入端
VCC f g a b c d e a~g: 译码器输出端 74LS247 A A LT BI RBI A A 地 A3A0：8420码输入端 LT : 灯测试输入端 BI：灭灯输入端 RBI：灭0输入端 显示译码器

84 74LS247与数码管的连接 a b c d e f g a b c d e f g 显示器 74LS247
+5V a b c d e f g a b c d e f g A3 A2 A1 A0 A3 A2 A1 A0 显示器 74LS247

85 作业：C拓宽题：13.7.1