第7章 半导体存储器 7.1半导体存储器的特点和分类 半导体存储器的特点 集成度高，体积小 可靠性高，价格低

Presentation on theme: "第7章 半导体存储器 7.1半导体存储器的特点和分类 半导体存储器的特点 集成度高，体积小 可靠性高，价格低"— Presentation transcript:

1 第7章 半导体存储器 7.1半导体存储器的特点和分类 7.1.1 半导体存储器的特点 集成度高，体积小 可靠性高，价格低
第7章 半导体存储器 7.1半导体存储器的特点和分类 存储器是存储信息的器件，主要用来存放二进制数据、程序和信息，是计算机等数字系统中不可缺少的组成部分。 半导体存储器的特点 集成度高，体积小 可靠性高，价格低 外围电路简单易于批量生产

2 7.1.2 半导体存储器的分类 按存取功能，半导体存储器可分为 ： 只读存储器ROM（Read-only memory ）
顺序存取存储器SAM(Sequential access memory) 随机存取存储器RAM（Random access memory） 按器件类型 ，半导体存储器可分为： 双极型存储器和MOS型存储器

3 7.2 随机存取存储器（ RAM） (Random Access Memory) 存储单元 — 存放一位二进制数的基本单元(即位)。
存储容量 — 存储器含存储单元的总个(位)数。 存储容量 = 字数（word）  位数（bit） 地址 — 存储器中每一个字的编号 2561，2564 一共有 256 个字，需要 256 个地址 10244，10248 一共有 1024 个字，需要 1024 个地址 地址译码 — 用译码器赋予每一个字一个地址 N 个地址输入，能产生 2N 个地址 一元地址译码(单向译码、基本译码、字译码) 二元地址译码(双向译码、位译码) — 行译码、列译码

4 7.2.1 RAM 的结构与工作原理 地 址 译 存储矩阵 输入 码 器 CS 片选 读/写 R / W 读/写控制 控制器 I / O
… 读/写 控制器 地 址 译 码 器 输入 片选 读/写控制 输入/输出 CS R / W I / O

5 [例] 对 256  4 存储矩阵进行地址译码 一元地址译码 二元地址译码 缺点: n 位地址输入的译码器,需要 2n 条输出线。
[例] 对 256  4 存储矩阵进行地址译码 一元地址译码 二元地址译码 … D3D2D1D0 W0 W1 W256 译 码 器 A0 A1 A7 1 . W1 Y0Y Y15 … A0 A1 A2 A3 X0 X1 X15 行 译 码 器 A4 A5 A6 A7 列译码器 Dout 1 0 . 8线 — 256线 4线 —16线 缺点: n 位地址输入的译码器,需要 2n 条输出线。 … 0 8 位地址输入的 地址译码器,只有 32 条输出线。

6 [例] 1024  1 存储器矩阵 10 根地址线 — 2n (1024)个地址 25 (32) 根行选择线 25 (32)根列选择线 1024 个字排列成 — 32  32 矩阵 当 X0 = 1，Y0 = 1 时， 对 0-0 单元读(写) 当X31 = 1，Y31 = 1时， 对 单元读(写)

7 7.2.2 RAM的存储单元 T5、T6 — 门控管 控制触发器与位线的连通 基本工作原理： 1 T7、T8 — 门控管
(一) 静态存储单元 T5、T6 — 门控管 控制触发器与位线的连通 基本工作原理： 1 T5 T6 T7 T8 D Xi Yi S R 位 线 B T7、T8 — 门控管 控制位线与数据线的连通 MOS管为 简化画法 读操作时:  截止 导通 写操作时:  截止 导通 1

8 1. 六管 NMOS 存储单元 1 1 截止 导通 导通 截止 特点： 断电后数据丢失 T1 T3 T2 T4 T5 T6 T7 T8
VDD VGG D Xi Yi T1 T3 T2 T4 VDD VGG 基本RS 触发器 截止 1 导通 1 导通 截止 特点： 断电后数据丢失

9 PMOS 作 NMOS负载，功耗极小，可在交流电源断电后,靠电池保持存储数据.
2. 六管 CMOS 存储单元 特点： T1 T3 T2 T4 T5 T6 T7 T8 VDD D Xi Yi PMOS 作 NMOS负载，功耗极小，可在交流电源断电后,靠电池保持存储数据. P N

10 若无预充电，在“读”过程中 C1 存储的电荷有所损失，使数据 “1”被破坏，而预充电则起到给 C1 补充电荷的作用，即进行一次刷新。
(二) 动态存储单元 VDD T1 T2 T3 T4 T5 T6 T7 T8 D Xi Yi 位 线 B CB 预充脉冲 C1 C2 1. 四管动态存储单元 T3、T4 — 门控管 控制存储单元 与位线的连通 1 1 存储单元 截止 导通 T7、T8 — 门控管 控制位线与数 据线的连通 T5、T6 — 控制 对位线的预充电 1 1 若无预充电，在“读”过程中 C1 存储的电荷有所损失，使数据 “1”被破坏，而预充电则起到给 C1 补充电荷的作用，即进行一次刷新。

11 使 T2 截止, 则 CB 不放电, 使读位线保持高电平 (1)
2. 三管动态存储单元 读操作: T1 T2 T3 T4 写 位 线 CB VDD 读 写字线 读字线 C 先使读位线预充电到高电平 当读字线为高电平时 T3 导通 若 C 上存有电荷 (1) 使 T2 导通, 则 CB 放电, 使读位变为低电平 (0) 存储单元 若 C 上没有电荷 (0) 使 T2 截止, 则 CB 不放电, 使读位线保持高电平 (1) 写操作: 当写字线为高电平时 T1 导通 将输入信号送至写位线，则将信息存储于 C 中

12 7.2.3 RAM 存储容量的扩展 地址线、读/写控制线、片选线并联 输入/ 输出线分开使用
(一) 位扩展 地址线、读/写控制线、片选线并联 输入/ 输出线分开使用 如：用 8 片 1024  1 位 RAM 扩展为 1024  8 位 RAM O0 O1 O7 D0D7 I0 I1 I7 D0D7 I / O 1024×1(0) A0A1 …A9R/WCS I / O 1024×1(1) A0A1…A9 R/WCS I / O 1024×1(7) A0A1…A9 R/WCS … … A0 A1 . A9 R / W 1 CS

13 (二) 字扩展

14 6116 （三）RAM 芯片举例 1    0 0 1 稳定 0  0 稳定 A7 A6 A5 A4 A3 A2 A1 A0 D0
8 9 10 11 12 24 23 22 21 20 19 18 17 16 15 14 13 6116 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND VDD A8 A9 WE OE A10 CS D7 D6 D5 D4 D3 写入控制 输出使能 片 选 输入 工作方式 I / O CS OE WE A0A10 D0D7    稳定  稳定 低功耗维持 读 写 高阻态 输出

15 7.3 只读存储器（ROM） 7.3.1 ROM 的分类 分类 说明: 掩模 ROM
可编程 ROM（PROM — Programmable ROM） 可擦除可编程 ROM（EPROM — Erasable PROM） 说明: 掩模 ROM 生产过程中在掩模板控制下写入，内容固定， 不能更改 PROM 内容可由用户编好后写入，一经写入不能更改 紫外光擦除（约二十分钟） EPROM 存储数据可以更改，但改写麻烦，工作时只读 EEPROM 或 E2PROM 电擦除（几十毫秒）

16 …… 7.3.2 ROM 的逻辑结构与工作原理 一、ROM 的结构示意图 1. 基本结构 — n 位地址 — b 位数据 2n×b ROM
数据输出 1. 基本结构 A0 A1 An-1 D0 D1 Db-1 2n×b ROM …… — n 位地址 — b 位数据 最高位 最低位 地址输入

17 ROM 存储容量 = 字线数  位线数 = 2n  b（位）
2. 内部结构示意图 地址译码器 存储单元 0单元 1单元 i 单元 2n-1单元 D0 D1 Db-1 A0 A1 An-1 W0 W1 Wi W2n-1 地 址 输 入 字 线 位线 数据输出 ROM 存储容量 = 字线数  位线数 = 2n  b（位）

18 3. 逻辑结构示意图 . 译码器 Z0 Z1 Zb-1 n 个 输 入 变 量 2n个与门构成 n 位 二进制译码器 , 输
m0 A0 A1 An-1 m1 mi m2n-1 译码器 Z0 (D0) … 或门 Z1 (D1) Zb-1 (Db-1) n 个 输 入 变 量 与门阵列 或门阵列 2n个与门构成 n 位 二进制译码器 , 输 出2n 个最小项。 b 个输出函数 .

19 二、ROM 的基本工作原理 1. 电路组成 与 门 阵 列 W0 (m0) 二极管与门 W0 或 门 阵 W2 列 二极管或门 Vcc
A1 A0 Vcc EN D3 D2 D1 D0  W0 (m0) W1 (m1) W2 (m2) W3 (m3) 1. 电路组成 与 门 阵 列 (译码器) W0 (m0) +VCC 字线 输出 缓冲 二极管与门 W0 (m0) W2 (m2) D 0 =W0+W2 =m0+m2 或 门 阵 列 (编码器) 位 线 二极管或门

20 2. 工作原理 输出信号的逻辑表达式 与 门 阵 字线： 列 位线： 或 Vcc A1 A0 (译码器) 字线 输出 缓冲 位 线
EN D3 D2 D1 D0  W0 (m0) W1 (m1) W2 (m2) W3 (m3) 与 门 阵 列 (译码器) 或 (编码器) 位 线 输出 缓冲 字线 输出信号的逻辑表达式 字线： 位线：

21 3. 功能说明 (1) 存储器 (2) 函数发生器 (3) 译码编码 输出信号的真值表 A1 A0 D3 D2 D1 D0 0 0 0 1
输出函数 存储数据 输入变量 地址 (2) 函数发生器 输入变量 输出函数 A1 A0 字线 编码 (3) 译码编码 0 0 0 1 1 0 1 1

22 在绘制中、大规模集成电路的逻辑图时,为了方便起见常用如图所示的简化画法,有二极管的存储单元用一黑点表示。

23 例:PROM电路常采用PLD表示法：一个固定的与阵列和一个可编的或阵列 .
A B C F1 F2 F3 F4 m0 m1 m2 m3 m4 m5 m6 m7

24 第六章 小结 1. 随机存取存储器(RAM） 组成 ：主要由地址译码器、读/写控制电路和存储矩 阵三部分组成。 功能 ：可以随时读出数据或改写存储的数据，并且 读、写数据的速度很快。 种类 ：分为静态 RAM 和动态 RAM 。 应用 ：多用于经常更换数据的场合，最典型的应用 就是计算机中的内存。 特点：断电后，数据将全部丢失。

25 2. 只读存储器（ROM） 分类：掩模 ROM 可编程 ROM（PROM) 可擦除可编程 ROM（EPROM)