现代电子系统设计 第十讲 实验五：数字下变频器 的设计实现 龚玉萍 讲师 无线通信系通信对抗教研室 理工大学通信工程学院.

Presentation on theme: "现代电子系统设计 第十讲 实验五：数字下变频器 的设计实现 龚玉萍 讲师 无线通信系通信对抗教研室 理工大学通信工程学院."— Presentation transcript:

1 现代电子系统设计 第十讲 实验五：数字下变频器 的设计实现 龚玉萍 讲师 无线通信系通信对抗教研室 理工大学通信工程学院

2 实验目的与实验要求 实验目的 实验要求 理解数字下变频器的基本原理 掌握数字下变频器的设计方法 学习如何用Matlab辅助完成FPGA设计

3 实验背景知识 相关先修课程 数字信号处理 软件无线电 实验涉及到的相关基本原理 数字下变频器 多速率信号处理 CIC抽取滤波器 FIR滤波器

4 本讲主要内容 一、数字下变频器的基本原理 二、数字下变频器的Matlab设计 三、数字下变频器的FPGA实现 四、扩展实验

5 从工程实现角度出发，现阶段那种方式比较合适？
一、数字下变频器的基本原理 1、数字变频与软件无线电 数字变频是实现软件无线电的核心技术之一。 模拟变频 VS. 数字变频 模拟变频：混频器具有非线性；模拟本振的频率稳定度、相位噪声、温度漂移、转换速率等性能指标较差。 数字变频：载频与数字滤波器系数具有可编程性；数字混频不存在非线性失真；数字滤波频响特性好。 思考：软件无线电可采用哪几种类型的数字化方式？ 从工程实现角度出发，现阶段那种方式比较合适？

6 一、数字下变频器的基本原理 2、数字下变频组成
数字下变频器（Digital Down-Converters DDC）由数字混频器、数字频率合成器和低通滤波器三部分组成。 x(t) LPF x(n) A/D

7 一、数字下变频器的基本原理 3、数字下变频功能 进行频谱搬移 降低采样速率  通过抽取将高速采样信号降低为低速基带采样信号。 x(t)
LPF x(n) A/D

8 一、数字下变频器的基本原理 4、如何设计数字下变频器中的低通滤波器？ 单级实现
 采样速率高、过渡带宽窄导致滤波器阶数巨大，工程上难以实现。 多级实现  分级抽取，每一级设计不同的过渡带宽，可有效减小各级所需滤波器的阶数。 进一步改进措施  采用积分梳状（Cascaded Integrator-Comb CIC）滤波器，降低对计算量的要求。 带来的问题  通带内的衰减，由CIC补偿滤波器对幅频相应进行补偿。 (（ )/14.36*0.02)*57.6+1= e+004

9 一、数字下变频器的基本原理 4、如何设计数字下变频器中的低通滤波器？ X (n) X (t) 补偿FIR CIC FIR AD 补偿FIR

10 二、数字下变频器的Matlba设计 1、UHF波段战术电台数字下变频器设计指标 设计内容 指标要求 中频频率 21.4MHz AD采样速率
信号带宽 160kHz 基带采样速率 720kHz 通带波动 小于0.1dB 阻带截止频率 100kHz 阻带衰减 -60dB CIC滤波器混叠抑制 -80dB

11 二、数字下变频器的Matlba设计 2、设计步骤 步骤一：确定数字频率合成器输出频率 fc=21.4MHz 步骤二：确定总抽取率D
D= 57.6MHz／720kHz = 80 步骤三：确定各级滤波器设计参数 CIC滤波器：抽取率、级数 补偿滤波器和FIR滤波器：抽取率、阶数及系数

12 二、数字下变频器的Matlba设计 3、CIC抽取滤波器设计 抽取对数字频谱的影响分析 要求频域中只含有小于π/D 的频率分量
频谱扩展+频谱叠加

13 二、数字下变频器的Matlba设计 3、CIC抽取滤波器设计 CIC滤波器幅频响应衰减值： 最大混叠出现在什么位置？ fB fS/D- fB
CIC滤波器幅频响应(D=8 N=5)

14 二、数字下变频器的Matlba设计 3、CIC抽取滤波器设计 抽取率D1 级数N 阻带衰减指标满足抗混叠要求 D=20 D=40 N=4
dB -64.5dB N=5 dB dB

15 二、数字下变频器的Matlba设计 3、CIC抽取滤波器设计 hcic = mfilt.cicdecim(R,M,N,IWL,OWL);
参数 取值 意义 R 40 CIC滤波器抽取率 M 1 微分延迟值 N 5 CIC滤波器级数 IWL 14 输入字长 OWL 18 输出字长

16 二、数字下变频器的Matlba设计 3、CIC抽取滤波器设计 fs/2=28.8MHz fs/D=1.44MHz
CIC滤波器幅频响应(D=40 N=5)

17 二、数字下变频器的Matlba设计 4、CIC补偿滤波器设计 补偿CIC滤波器通带内的衰减 完成D2=2的抽取
d = fdesign.decimator(D,'ciccomp',M,Nsecs,Fpass,Fstop,Apass,Astop,Fs_in); 参数 取值 意义 Fpass 80kHz 通带截止频率 Fstop 640kHz 阻带截止频率 Apass 0.01 通带截止频率处衰减值 Astop 60 阻带截止频率处衰减值 Fs_in 1.44MHz 滤波器输入采样速率

18 二、数字下变频器的Matlba设计 4、CIC补偿滤波器设计 补偿效果图

19 二、数字下变频器的Matlba设计 4、CIC补偿滤波器设计 2级滤波器级联后的幅频响应特性

20 二、数字下变频器的Matlba设计 5、FIR滤波器设计 通带波纹指标：小于0.1dB 阻带衰减指标：-60dB
d = fdesign.decimator(1,'lowpass','N,Fp,Fst',N,Fpass,Fstop,Fs_fir); 参数 取值 意义 N 140 滤波器阶数-1 Fpass 80kHz 通带截止频率 Fstop 100kHz 阻带截止频率 Fs_in 720kHz 滤波器输入采样速率

21 二、数字下变频器的Matlba设计 3级滤波器级联后的幅频响应特性

22 二、数字下变频器的Matlba设计

23 二、数字下变频器的Matlba设计 实验设计指标 你感兴趣的数字下变频器设计 设计内容 指标要求 中频频率 21.4MHz AD采样速率
信号带宽 200kHz 基带采样速率 900kHz 通带波动 小于0.3dB 阻带截止频率 120kHz 阻带衰减 -60dB CIC滤波器混叠抑制 你感兴趣的数字下变频器设计

24 本讲主要内容 一、数字下变频器的基本原理 二、数字下变频器的Matlab设计 三、数字下变频器的FPGA实现 四、扩展实验

25 三、数字下变频器的FPGA实现 1、 Top-down的功能模块划分 顶层控制模块 数字下变频模块 时钟产生 模块 DDS 数字混频模块
接口 CIC滤波模块 补偿滤波模块 FIR滤波模块

26 三、数字下变频器的FPGA实现 2、实现数字下变频器可使用的IP核（xilinx） 数字混频器 ---- 乘法器 IP
数字控制振荡器---- DDS IP CIC滤波器--- CIC FILTER IP 补偿滤波器与FIR滤波器 --- MAC FIR IP 时钟产生 --- DCM 思考：IP核使用的要点有哪些？

27 三、数字下变频器的FPGA实现 数字混频器 乘法器 IP 端口数据类型：有符号、无符号 输入/输出数据位宽

28 三、数字下变频器的FPGA实现 数字混频器 乘法器 IP 端口数据类型：有符号、无符号 输入/输出数据位宽

29 三、数字下变频器的FPGA实现 数字控制振荡器---- DDS IP DDS clock rate：DDS输出数据时钟数率
SFDR：对DDS输出产生的带外噪声的要求 Frequency Resolution：频率分辨率 设置为10Hz，则DDS的最低分辨率可调至10Hz数量级 Output Frequency：输出频率fc（可固定或周期性变化）

30 三、数字下变频器的FPGA实现 数字控制振荡器---- DDS IP

31 三、数字下变频器的FPGA实现 数字控制振荡器---- DDS IP

32 三、数字下变频器的FPGA实现 数字控制振荡器---- DDS IP

33 三、数字下变频器的FPGA实现 CIC滤波器--- CIC FILTER IP 输入数据位宽 CIC滤波器级数 差分延迟 抽取/内插因子

34 三、数字下变频器的FPGA实现 补偿滤波器与FIR滤波器 --- MAC FIR IP 滤波器类型：单速率、内插、抽取
滤波器设置：内插次数、抽取次数、多通道数量 系数设置：系数位宽、系数类型（有符号、无符号） 时钟设置：系统时钟及数据输入速率

35 三、数字下变频器的FPGA实现 补偿滤波器与FIR滤波器 --- MAC FIR IP 系数设置

36 三、数字下变频器的FPGA实现 补偿滤波器与FIR滤波器 --- MAC FIR IP 时钟设置

37 三、数字下变频器的FPGA实现 3、实现时需要注意的细节 系统工作时钟速率的选择 必要条件：满足信号输入速率对计算的要求
时钟速度对系统性能的影响  思考：如何优化？ 共同决定了需要用实现FIR滤波器所需的资源。

38 三、数字下变频器的FPGA实现 3、实现时需要注意的细节 严格考虑溢出问题
CIC抽取滤波器内部字长：Bmax=[N*log2(D*M)+Bin-1] 在我们的设计参数下，Bmax=Bin+15

39 三、数字下变频器的FPGA实现 3、实现时需要注意的细节 数据位宽的确定与数据截取
14 28 43 62 85 补偿FIR AD 14 CIC FIR 注意：输出位宽=输入位宽+系数位宽+log2（滤波器阶数）-1 FIR滤波器系数位宽为16比特

40 三、数字下变频器的FPGA实现 3、实现时需要注意的细节 数据位宽的确定与数据截取 14 16 43 62 85 补偿FIR AD 14
CIC FIR

41 三、数字下变频器的FPGA实现 3、实现时需要注意的细节 数据位宽的确定与数据截取 14 16 31 50 73 补偿FIR AD 14
CIC FIR

42 注意：MAC FIR IP 核的输入数据位宽最大为18比特
三、数字下变频器的FPGA实现 3、实现时需要注意的细节 数据位宽的确定与数据截取 14 16 18 50 73 补偿FIR AD 14 CIC FIR 注意：MAC FIR IP 核的输入数据位宽最大为18比特

43 三、数字下变频器的FPGA实现 3、实现时需要注意的细节 数据位宽的确定与数据截取 14 16 18 37 60 补偿FIR AD 14
CIC FIR

44 三、数字下变频器的FPGA实现 3、实现时需要注意的细节 数据位宽的确定与数据截取 14 16 18 18 60 补偿FIR AD 14
CIC FIR

45 三、数字下变频器的FPGA实现 3、实现时需要注意的细节 数据位宽的确定与数据截取 14 16 18 18 41 补偿FIR AD 14
CIC FIR

46 注意：FIR滤波器输出数据的截取：max(output)=max(input)*sum(abs(coef))
三、数字下变频器的FPGA实现 3、实现时需要注意的细节 数据位宽的确定与数据截取 14 16 18 18 41 补偿FIR AD 14 CIC FIR 注意：FIR滤波器输出数据的截取：max(output)=max(input)*sum(abs(coef))

47 实验目的与实验要求 实验目的 实验要求 理解数字下变频器的基本原理 掌握数字下变频器的设计方法 学习如何用Matlab辅助完成FPGA设计

48 实验目的与实验要求 实验目的 实验要求 理解数字下变频器的基本原理 掌握数字下变频器的设计方法 学习如何用Matlab辅助完成FPGA设计

49 四、扩展实验 在进行数字下变频器的FPGA设计时： 思考数字上变频器如何实现？ 输入处理数据速度很高时，如何实现面积换速度？
输入处理数据速度较低时，如何实现速度换面积？ 思考数字上变频器如何实现？