第2章 单片机硬件系统 教学内容 单片机内部结构 8051单片机引脚功能 单片机存储器结构 时钟电路与复位电路 单片机并行I/O口.

Presentation on theme: "第2章 单片机硬件系统 教学内容 单片机内部结构 8051单片机引脚功能 单片机存储器结构 时钟电路与复位电路 单片机并行I/O口."— Presentation transcript:

1 第2章 单片机硬件系统 教学内容 单片机内部结构 8051单片机引脚功能 单片机存储器结构 时钟电路与复位电路 单片机并行I/O口

2 单片机内部结构 中央处理器CPU：8位，运算和控制功能 CPU 并行I/O口：4个8位的I/O口P0、P1、P2、P3。 ROM RAM
时钟电路 CPU ROM RAM T0 T1 中断系统 串行接口 并行接口 P0 P1 P2 P3 TXD RXD INT0 INT1 定时计数器 内部ROM：4KB掩膜ROM，用于存放程序、原始数据和表格。 串行口：一个全双工串行口。 中断控制系统：5个中断源（外中断2个，定时/计数中断 个，串行中断1个） 时钟电路：可产生时钟脉冲序列，允许晶振频率6MHZ和12MHZ 内部RAM：共256个RAM单元，用户使用前128个单元，用于存放可读写数据，后128个单元被专用寄存器占用。 定时/计数器：两个16位的定时/计数器，实现定时或计数功能。 复位电路

3 8051单片机信号引脚 P3口线的第二功能 1、电源线：VCC(+5V)、VSS(地) 2、振荡电路：XTAL1、XTAL2 8031
8031 8051 8751 89C51 P1. 0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 VCC 1、电源线：VCC(+5V)、VSS(地) P0. 0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 2、振荡电路：XTAL1、XTAL2 3、复位引脚：RST 4、并行口：P0、P1、P2、P3 RST RXD/ TXD/ INT0/ INT1/ T0/ T1/ WR/ RD/ P3. 0 P3.1 P3.2 P3.3 P3.4 P3.5 P3.6 P3.7 EA ALE 5、EA：访问程序存储控制信号 PSEN P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2. 0 6、PSEN：外部ROM读选通信号 7、ALE：地址锁存控制信号 XTAL2 XTAL1 P3口线的第二功能 VSS

4 8051单片机引脚逻辑结构

5 P3口各引脚与第二功能表 引脚 第二功能 第二功能信号名称 P3.0 RXD 串行数据接收 P3.1 TXD 串行数据发送 P3.2
外部中断0申请 P3.3 外部中断1申请 P3.4 T0 定时/计数器0的外部输入 P3.5 T1 定时/计数器1的外部输入 P3.6 外部RAM或外部I/O写选通 P3.7 外部RAM或外部I/O读选通

6 时钟电路与复位电路 时钟振荡电路

7 时 序 关于MCS-51系列单片机的时序概念有4个，可用定时单位来说明，从小到大依次是：节拍、状态、机器周期和指令周期，下面分别加以说明。
时 序 关于MCS-51系列单片机的时序概念有4个，可用定时单位来说明，从小到大依次是：节拍、状态、机器周期和指令周期，下面分别加以说明。 1）节拍与状态 把振荡脉冲的周期定义为节拍，用P表示，也就是晶振的振荡频率fosc。 2）状态 振荡脉冲fosc经过二分频后，就是单片机时钟信号的周期，定义为状态，用S表示。一个状态包含两个节拍，其前半周期对应的节拍叫P1，后半周期对应的节拍叫P2。 3）机器周期 MCS-51系列单片机采用定时控制方式，有固定的机器周期。规定一个机器周期的宽度为6个状态，即12个振荡脉冲周期，因此机器周期就是振荡脉冲的十二分频。 小提示 当振荡脉冲频率为12 MHz时, 一个机器周期为1µs；当振荡脉冲频率为6 MHz时，一个机器周期为2 µs。

8 时钟电路与复位电路 时钟振荡电路 单片机复位条件: 必须使RST引脚持续2微秒高电平(外部时钟12MHz)

9 RAM 6264 4K EPROM 2764 存 储 器 片内 RAM ROM 8031 8751 8051 89C51 RAM 6264 EPROM 2764 256B（字节）

10 (1)程序存储器 中断入口地址 ． 程序存储器资源分布 程序存储器 外部 内部 0000H FFFFH (64K) 中断5 中断4 中断3
0FFEH 外部 0000H FFFFH (64K) 0001H 0002H 0003H 000BH 0013H 001BH 0023H 002BH 中断5 中断4 中断3 中断2 中断1 串行口中断 定时器1中断 外部中断1 内部 定时器0中断 0000H 0FFFH (4K) 0000H 0FFFH (4K) 外部中断0 EA= EA=0 0000H是程序执行的起始单元, 在这三个单元存放一条 无条件转移指令 0000H (PC) 8位 程序存储器资源分布 程序存储器

11 说 明 在单片机C语言程序设计中，用户无需考虑程序的存放地址，编译程序会在编译过程中按照上述规定，自动安排程序的存放地址。
说 明 在单片机C语言程序设计中，用户无需考虑程序的存放地址，编译程序会在编译过程中按照上述规定，自动安排程序的存放地址。 例如：C语言是从main()函数开始执行的，编译程序会在程序存储器的0000H处自动存放一条转移指令，跳转到main()函数存放的地址；中断函数也会按照中断类型号，自动由编译程序安排存放在程序存储器相应的地址中。因此，读者只需了解程序存储器的结构就可以了。

12 (2)数据存储器 外部 数据存储器 内部RAM存储器 0000H FFFFH (64K) 数据缓冲区/堆栈区 可位寻址区 00H 07H
第 3 区 18H~1FH 第 2 区 10H~17H 第 1 区 08H~0FH 第 0 区 00H~07H RS1 RS0 寄存器区 片内RAM地址 外部 0000H FFFFH (64K) 工作寄存器区选择位RS0、RS1 30H 7FH 数据缓冲区/堆栈区 20H 2FH 7F 可位寻址区 00H 07H 08H 0FH 10H 17H 18H 1FH 0区 R0 R7 1区 2区 3区 内部 工作寄存器区 00H FFH 专用 寄存器 (高128B) (低128B) 7FH 80H RAM 数据存储器 内部RAM存储器

13 RAM位寻址区位地址表 MSB 位地址 LSB 单元地址
2FH 2EH 2DH 2CH 2BH 2AH 29H 28H 27H 26H 25H 24H 23H 22H 21H 20H 7F 77 6F 67 5F 57 4F 47 3F 37 2F 27 1F 17 0F 07 MSB 位地址 LSB 7E 76 6E 66 5E 56 4E 46 3E 36 2E 26 1E 16 0E 06 7D 75 6D 65 5D 55 4D 45 3D 35 2D 25 1D 15 0D 05 7C 74 6C 64 5C 54 4C 44 3C 34 2C 24 1C 14 0C 04 7B 73 6B 63 5B 53 4B 43 3B 33 2B 23 1B 13 0B 03 7A 72 6A 62 5A 52 4A 42 3A 32 2A 22 1A 12 0A 02 79 71 69 61 59 51 49 41 39 31 29 21 19 11 09 01 78 70 68 60 58 50 48 40 38 30 28 20 18 10 08 00 注意: 一个单元地址对应有8个位地址 MSB——Most Significant Bit （最高有效位） LSB ——Least Significant Bit （最低有效位）

14 高128个单元 ☆离散分布有21个特殊功能寄存器SFR。 ☆ 11个可以进行位寻址。

15 说 明 在单片机的C语言程序设计中，可以通过关键字sfr来定义所有特殊功能寄存器，从而在程序中直接访问它们，例如：
说 明 在单片机的C语言程序设计中，可以通过关键字sfr来定义所有特殊功能寄存器，从而在程序中直接访问它们，例如： sfr P1=0x90; //特殊功能寄存器P1的地址是90H，对应P1口的8个I/O引脚在程序中就可以直接使用P1这个特殊功能寄存器了，下面语句是合法的： P1=0x00; //将P1口的8位I/O口全部清0

16 说 明 C语言中，还可以通过关键字sbit来定义特殊功能寄存器中的可寻址位，在程序ex1_1.c中，采用了下面语句定义P1口的第0位：
说 明 C语言中，还可以通过关键字sbit来定义特殊功能寄存器中的可寻址位，在程序ex1_1.c中，采用了下面语句定义P1口的第0位： sbit P1_0=P1^0; 通常情况下，这些特殊功能寄存器已经在头文件reg51.h中定义了，只要在程序中包含了该头文件，就可以直接使用已定义的特殊功能寄存器。 如果没有头文件reg51.h，或者该文件中只定义了部分特殊功能寄存器和位，用户也可以在程序中自行定义。

17 并行I/O口电路结构 MCS-51系列单片机共有四个8位并行I/O口，分别用P0、P1、P2、P3表示。

18 P0口的结构 输出控制电路 输出驱 动电路

19 P0口的结构 当P0口作为输出口使用时，内部总线将数据送入锁存器，内部的写脉冲加在锁存器时钟端CP上，锁存数据到Q、端。经过MUX，T2反相后正好是内部总线的数据，送到P0口引脚输出。 当P0口作为输入口使用时，应区分读引脚和读端口两种情况，所谓读引脚，就是读芯片引脚的状态，这时使用下方的数据缓冲器，由“读引脚”信号把缓冲器打开，把端口引脚上的数据从缓冲器通过内部总线读进来。 读端口是指通过上面的缓冲器读锁存器Q端的状态。读端口是为了适应对I/O口进行“读-修改-写”操作语句的需要。例如下面的C51语句： P0=P0&0xf0; //将P0口的低4位引脚清0输出

20 P0口的结构 除了I/O功能以外，在进行单片机系统扩展时，P0口是作为单片机系统的地址/数据线使用的，一般称为地址/数据分时复用引脚。 当输出地址或数据时，由内部发出控制信号，使“控制”端为高电平，打开与门，并使多路开关MUX处于内部地址/数据线与驱动场效应管栅极反相接通状态。此时，输出驱动电路由于两个FET处于反相，形成推拉式电路结构，使负载能力大为提高。输入数据时，数据信号直接从引脚通过输入缓冲器进入内部总线。

21 P1口的结构

22 P1口的结构 P1口是准双向口，只能作为通用I/O口使用。 P1口作为输出口使用时，无需再外接上拉电阻。
P1口作为输入口使用时，应区分读引脚和读端口。读引脚时，必须先向电路中的锁存器写入“1”，使输出级的FET截止。

23 P2口的结构

24 P2口的结构 P2口是准双向口，在实际应用中，可以用于为系统提供高8位地址，也能作为通用I/O口使用。
P2口作为通用I/O口的输出口使用时，与P1口一样无需再外接上拉电阻。 P2口作为通用I/O口的输入口使用时，应区分读引脚和读端口。读引脚时，必须先向锁存器写入“1”。

25 P3口的结构

26 P3口的结构 P3口是准双向口，可以作为通用I/O口使用，还可以作为第二功能使用。作为第二功能使用的端口，不能同时当作通用I/O口使用，但其他未被使用的端口仍可作为通用I/O口使用。 P3口作为通用I/O的输出口使用时，不用外接上拉电阻。

27 本章小结 本章介绍单片机的硬件结构，为单片机应用系统设计打下硬件基础，主要内容如下。 单片机内部结构。 单片机外部信号引脚功能。
存储器结构：片内128B数据存储器、特殊功能存储器SFR和程序存储器。 时钟电路和复位电路：单片机最小系统电路。 单片机并行I/O口结构。 单片机并行I/O口的输入和输出功能应用。