第三章 MCS 51的硬件结构.

Presentation on theme: "第三章 MCS 51的硬件结构."— Presentation transcript:

1 第三章 MCS 51的硬件结构

2 第三章 MCS-51的硬件结构 3.1 总体结构 1、内部结构 2、简化结构 3、逻辑符号 应用电路

3 3.2 MCS-51存储器组织 程序和数据放在同一空间的称统一编址。 程序和数据放在不同空间的和独立编址。 51系列为独立编址
存储程序：称程序存储器（ROM） 存储数据：称数据存储器（RAM） 程序存储器 外部数据存储器 内部数据存储器 特殊功能寄存器 位寻址区

4 ALU、ACC、B、TM1(暂存器)、TM2、PSW ACC: 累加器 ALU:算术逻辑单元 PSW :程序状态字
二、各内部部件 （一）运算器 ALU、ACC、B、TM1(暂存器)、TM2、PSW ACC: 累加器 ALU:算术逻辑单元 PSW :程序状态字 D D D D D D D D0 Cy AC F0 RS1 RS0 OV _ P Cy (Carry):进位 AC (Auxiliary Carry):辅助进位 F0 (Flag):用户标志 OV (Overflow) :溢出 P (Parity):奇偶标志 Rs1Rs0:通用寄存器组标志和控制 (二)控制器 PC:程序计数器 指令寄存器、指令译码器、定时控制电路

5 3.3 I/O口 一、P1口 1、仅作基本I/O口 2、准双向口 输入时，先置1DFF 二、P3口 1、作基本I/O口 2、第二功能

6 三、P2口 1、作基本I/O口 2、高8位地址总线 A8～A15 四、P0口 1、作基本I/O口 2、数据总线D0～D7 低8位地址总线A0～A7

7 3.4 CPU的时序 一、时钟 1、外部时钟方式 2、内部时钟方式 6MHz、12MHz、40MHz

8 3.5 复位和复位电路 一、复位：在RESET引脚耻高电平至少维持2个机器周期。 二、电路 1、上电复位电路 2、上电复位和开关复位电路
三、机器周期、状态（拍）、时钟（振荡频率） 时钟： 晶振产生的频率 状态： 2个时钟周期 机器周期：12个时钟周期

9 3.6 典型的应用系统

10

11

12 一、程序存储器 1、通常ROM(8051)或EPROM（8751）或EEPROM（AT89C51） 51系列：4KB 系列：8KB ：无。 2、 特殊保留单元 （1）0000H~0002H用于初始化程序，复位后总是从0000H开始执行 一般在0000H~0002H中放一条转移指令（LJMP） （2）0003H~002BH的40个单元，用于存放中断程序（或入口）

13 二、内部数据存储器 51系列：128B（地址范围：00H~7FH） 52系列：256B（地址范围：00H~FFH） 其中： （1）00H~1FH的32人单元作为寄存器组R0~R7，共有四组，但任何时候，只用一组，由PSW中的RS0和RS1确定。 （2）20H~2FH的16个单元可位寻址。

14 三、特殊功能寄存器 51系列：21个 ，52系列：26个，地址离散地分布在80H~FFH中。 首先要掌握：A、B、PSW、P0、P1、P2、P3、DPTR、SP 四、位寻址区 （1）RAM中20H~2FH的16个单元可位寻址，地址为：00H~7FH 共128位 （2）特殊功能寄存器中地址能被8整除的单元，可位寻址。