电子技术 数字电路部分 第四章 触发器.

Presentation on theme: "电子技术 数字电路部分 第四章 触发器."— Presentation transcript:

1 电子技术 数字电路部分 第四章 触发器

2 第四章 触发器 §4.1 概述 §4.2 常用触发器介绍 §4.3 触发器逻辑功能的转换 §4.4 触发器的应用举例

3 §4.1 概述 flip flop 时序电路现时的输出不仅取决于现时的输入,还 取决于电路原来的状态。也就是说时序电路
§4.1 概述 时序电路现时的输出不仅取决于现时的输入,还 取决于电路原来的状态。也就是说时序电路 能记住电路的原有状态,这种忆功能是靠“双稳 态触发器”（flip-flop)来实现的，所以在讨论具 体时序电路之前，要先介绍触发器。 flip flop

4 记忆功能的实现 ? 反馈 Q 两个输出端 & a b ? ? ? ? 保持原状态 不 允 许 两个输入端 1 1 1 1

5 Reset Set RD SD directly
基本RS触发器的功能表 Reset Set RD SD 保持原状态 不允许 Q RD SD directly

6 小结 1.基本 RS触发器是双稳态器件，只要令RD=SD=1，触发器即保持原态。稳态情况下，两输出互补。一般定义Q为触发器的状态。
2. 在控制端加入负脉冲，可以使触发器状态变化。SD端加入负脉冲，使Q=1，SD称为“置位”或“置1”端。RD端加入负脉冲，使Q=0，RD称为“复位”或“清0”端。

7 § 4.2 常用触发器介绍 1 基本 RS触发器 & a b 保持原状态 0 1 1 0 不定状态 Q RD SD 1 1 0 1 1 0
§ 4.2 常用触发器介绍 1 基本 RS触发器 保持原状态 不定状态 Q RD SD & a b

8 2 同步 RS触发器（钟控RS，可控RS) & c d 直接置0 或置1 & a b CP 时钟信号

9 CP=0时 CP=1时 & c d a b CP 1 & c d a b CP 1 触发器保持原态

10 Qn+1 = S + RQn 疑团阵阵 RS = 0 简化的功能表 逻辑符号 特性方程 RD SD R S C Q
Qn+1 ---下一状态（CP过后） Qn ---原状态 疑团阵阵 特性方程 Qn+1 = S + RQn RS = 0

11 使输出全为1 CP撤去后 状态不定 对CP宽度有要求吗 对R,S控制信号有要求?
Set Reset CP R CP撤去后 状态不定 S 对CP宽度有要求吗 对R,S控制信号有要求? Q

12 电平触发 & c d a b CP R S 触发器的 计数状态 T’触发器 空翻 1 1

13 1 1 1 & c d a b CP 1 空翻 1 1 假设起始Q=0 1 1 1

14 注意 电平触发的触发器在接成计数状态时会产生空翻现象( 即CP=1期间，输出状态翻转若干次，因而不能正常计数。) 。 克服空翻现象的方法之一是: 采用主从触发方式。

15 R2 S2 C F从 反相，不能同时工作 R1 S1 C F主 CP 互补脉冲 主从触发方式T' 触发器的电路结构

16 主从触发方式T' 触发器的工作原理 R2 S2 C F从 CP R1 S1 F主 CP F从关闭 输出反 馈到F主 F主打开 1

17 R2 S2 C F从 R1 S1 F主 F从打开 F主输出 送到F从 CP 1 CP F主关闭

18 CP 综合上述分析，主从触发器来一个CP 只能翻转一次。 逻辑符号： 时序图： Q CP C RD SD Q 前沿处，输出交叉反馈到F主。

19 3.T触发器 R2 S2 C F从 R1 S1 F主 CP CP T=0时CP不起作用，不计数；T=1时与T´相同。 T

20 功能表 RD SD C Q T 逻辑符号: 特性方程 时序图： CP Q T

21 4. JK触发器 R2 S2 C F从 R1 S1 F主 CP JK触发器的功能最完善，有两个控制端J、K。 K J

22 JK触发器的工作原理： R2 S2 C F从 R1 S1 F主 CP 保持原态 J=K=0时： CP K J 被封锁 =0

23 R2 S2 C F从 R1 S1 F主 CP J=K=1时： CP K J 相当于T触发器T=1 =1

24 Qn=0时 Qn+1=1 F从 1 F主 1 =0 K J =1 CP R2 S2 C R1 S1 J=1，K=0时： 分两种情况
（Q=0,Q=1） Qn+1=1 1 CP 1 K J =0 =1

25 Qn=1时 R2 S2 C F从 R1 S1 F主 CP J=1，K=0时 Qn+1 =1 1 CP K J F主被封 保持原态 =0 =1

26 Qn+1=0 R2 S2 C F从 R1 S1 F主 CP J=0，K=1时： CP K J 同样原理： =1 =0

27 功能表 逻辑符号 特性方程 = J + K J K Q Q 1 Q 1 1 1 1 1 1 1 1 1 Q 1 1 RD SD C Q K
n+1 n Q n 1 Q n 1 1 1 1 1 特性方程 1 1 1 1 Q n+1 = J K n 1 1

28 时序图 CP K J Q JQ 保持 T

29 R2 S2 C F从 R1 S1 F主 CP D 5. D触发器 Q n+1 = J K n

30 主从型D触发器功能表 逻辑符号 C Q D 特性方程 主从触发方式在功能表中一般用“ ”表示。

31 小结： 从逻辑功能来看： 1. 基本RS触发器 2. 同步RS触发器 逻辑符号 3. T’和T触发器 功能表 4. JK触发器 特性方程 5. D触发器

32 边沿触发方式 从电路结构及触发方式来看: 基本RS触发器 加上时钟脉冲来同步 直接置位复位 电平触发 难於协调工作 有空翻 主从型结构
维阻型结构 主从触发 边沿触发方式 不允许在CP=1期间有干扰， 否则可能产生误动作。

33 以主从触发的D触发器为例： 假设在CP=1期间 D有一干扰 干扰 CP D t1 t2 Q 正确的输出波形 主从型的D触发器的输出波形如何？

34 R2 S2 C F从 R1 S1 F主 CP D CP D t1 t2 1 Q 第一个CP到来时，Q´翻转。

35 R2 S2 C F从 R1 S1 F主 CP D 1 CP D t1 t2 Q 1 第一个CP的下降沿，Q翻转，输出反馈到F主的输入。

36 R2 S2 C F从 R1 S1 F主 CP D 1 CP D t1 t2 Q 1 由于S1=0，t1时刻Q´翻转为0。

37 R2 S2 C F从 R1 S1 F主 CP D 1 CP D t1 t2 Q 1 t2时刻Q´会再变为1 吗？

38 F从 F主 1 1 ！ 1 R2 S2 C R1 S1 CP D CP D t1 t2 Q 由于D=1,所以F主被封。
CP D t1 t2 Q 1 ！ 由于D=1,所以F主被封。 1 D变为1后，Q´并不翻转为1。

39 R2 S2 C F从 R1 S1 F主 CP D 1 1 CP D t1 t2 Q 1 第二个 CP的下降沿，F从按F主的输出翻转。 1

40 由于D在CP=1期间有干扰，便产生了错误的输出。因此，主从触发器不允许在CP=1期间有干扰，否则可能产生误动作。
Q t1 t2

41 边沿触发方式 为了免除CP=1期间输入控制电平不许改变的限制，采用边沿触发方式。其特点是：触发器只在时钟跳变时刻发生翻转，而在CP=1或CP=0期间，控制端的任何变化都不影响输出。 如果翻转发生在上升沿就叫“上升沿触发”或“正边沿触发”。如果翻转发生在下降沿就叫“下降沿触发”或“负边缘触发”。下面以边缘触发的D触发器为例讲解。

42 & e f c d a b D CP 1 1 设原态Q=0，并设D=1。 CP=0期间： (1) c 、d被锁，c、d的输出均为1。
& e f c d a b D CP CP=0期间： (1) c 、d被锁，c、d的输出均为1。 1 输出保持原状态 不变 1

43 & e f c d a b D CP CP=0期间： (2) c=1 、d=1反馈到a、b的输入，a、b输出为0、1。 1 1 1 1

44 & e f c d a b D CP 1 CP正沿到达时: c、d开启，使c=1，d=0。 1 Q翻转为1 1 1 1 1

45 & e f c d a b D CP 1 1 1 1 CP正沿过后： d=0将c封锁,并使b=1，维持d=0。
1 因此以后CP=1期间D的变化不影响输出。 1 1 阻塞线 维持线 1

46 正沿触发 边沿触发的D触发器功能表 C Q 正沿触发 D CP D Q CP D触发器的输出波形

47 C Q 正沿触发 D D C Q 负沿触发 简化的功能表 特性方程

48 小结: 触发方式在逻辑符号中的表示 Q Q 1. CI CI 正电位触发 负电位触发 Q Q 2. CI CI 正沿触发 负沿触发

49 3. Q ? (-: CI Q Q CP CI CI CP 主从型正沿触发 主从型负沿触发

50 * 在应用触发器时，要特别注意触发形式，否则很容易造成整个数字系统工作不正常。
** 边沿触发抗干扰能力强，且不存在空翻，应用较广泛。

51 §4.3 触发器逻辑功能的转换 一、JK触发器转换成D触发器 C Q K J D CP

52 二、JK触发器转换成T触发器 C Q K J T CP

53 三、D触发器转换成T´触发器 C Q D CP

54 §4.4 应用举例 电路的核心是74LS175四D触发器。它的内部包含了四个D触发器，各输入、输出以字头相区别，管脚图见下页。
例：四人抢答电路。四人参加比赛，每人一个按钮，其中一人按下按钮后，相应的指示灯亮。并且，其它钮再按下,不起作用。 电路的核心是74LS175四D触发器。它的内部包含了四个D触发器，各输入、输出以字头相区别，管脚图见下页。

55 公用时钟 USC 4Q 4D 3D 3Q 时钟 CLR D CP Q 清零 1Q 1D 2D 2Q GND 公用清零 74LS175管脚图

56 +5V D1 D2 D3 D4 CLR CP CP & 1 & 2 清零 输出为零 发光管不亮 赛前先清零

57 +5V 1 D1 D2 D3 D4 CLR CP 反相端都为1 CP & 1 & 2 清零 开启 1

58 +5V =1 D1 =0 D2 D3 D4 CLR 被封 这时其它按钮被按下也没反应。 若有一按钮被按下，比如第一个钮。 CP CP & 1
CP & 1 & 2 清零 被封 这时其它按钮被按下也没反应。 若有一按钮被按下，比如第一个钮。

59 电子技术 数字电路部分 第四章 结束