Presentation is loading. Please wait.

Presentation is loading. Please wait.

3.3 TTL 集成逻门 介绍: TTL集成逻辑门电路主要由双极型三极管组成。由于输出极和输入极都是晶体三极管,所以称:晶体管—晶体管逻辑门电路。(Transistor-Transistor Logic ) TTL集成电路特点: 稳定可靠、开关速度高、参数稳定、 电路生产工艺成熟。

Similar presentations


Presentation on theme: "3.3 TTL 集成逻门 介绍: TTL集成逻辑门电路主要由双极型三极管组成。由于输出极和输入极都是晶体三极管,所以称:晶体管—晶体管逻辑门电路。(Transistor-Transistor Logic ) TTL集成电路特点: 稳定可靠、开关速度高、参数稳定、 电路生产工艺成熟。"— Presentation transcript:

1 3.3 TTL 集成逻门 介绍: TTL集成逻辑门电路主要由双极型三极管组成。由于输出极和输入极都是晶体三极管,所以称:晶体管—晶体管逻辑门电路。(Transistor-Transistor Logic ) TTL集成电路特点: 稳定可靠、开关速度高、参数稳定、 电路生产工艺成熟。

2 主要要求: 了解 TTL 与非门的组成和工作原理。 掌握 TTL 基本门的逻辑功能和主要外特性。 了解集电极开路门和三态门的逻辑功能和应用。

3 一、TTL 与非门的基本组成与外特性 (一)典型 TTL 与非门电路
输入级主要由多发射极管 V1 和基极电阻 R1 组成,用以实现输入变量 A、B、C 的与运算。 VD1 ~ VD3 为输入钳位二极管,用以抑制输入端出现的负极性干扰。正常信号输入时,VD1 ~ VD3不工作,当输入的负极性干扰电压大于二极管导通电压时,二极管导通,输入端负电压被钳在 -0.7 V上,这不但抑制了输入端的负极性干扰,对 V1 还有保护作用。 输出级由 V3、V4、 R4、R5和V5组成。其中 V3 和 V4 构成复合管,与 V5 构成推拉式输出结构,提高了负载能力。 A B C V1 V2 V3 V4 V5 V6 VD1 VD2 VD3 R1 R2 R4 R5 RB RC B1 C1 C2 E2 Y VCC +5V 输入级 中间倒相级 输出级 STTL系列与非门电路 逻辑符号 8.2 k 900  50  3.5 k 500  250  中间级起倒相放大作用,V2 集电极 C2 和发射极 E2 同时输出两个逻辑电平相反的信号,分别驱动 V3和 V5。 RB、RC 和 V6 构成有源泄放电路,用以减小 V5管开关时间,从而提高门电路工作速度。 除V4外,采用了抗饱和三极管,用以提高门电路工作速度。V4不会工作于饱和状态,因此用普通三极管。 V1 V2 V3 V5 V6

4 (二)TTL 与非门的工作原理 输入端有一个或数个为 低电平时,输出高电平。 VD1 ~ VD3 在正常信号输 入时不工作,因此下面的分
析中不予考虑。RB、RC 和 V6 所构成的有源泄放电路的 作用是提高开关速度,它们 不影响与非门的逻辑功能, 因此下面的工作原理分析中 也不予考虑。 输入低电平端对应的发射结导通,uB1= 0.7 V V = 1 V V3 微饱和,V4 放大工作。 uY = 5V V V = 3.6 V 电路输出为高电平。 微饱和 放大 1 V 截止 深度饱和 5 V V1管其他发射结因反偏而截止。 0.3 V 3.6 V V2 截止使 V1 集电极等效电阻很大,使 IB1 >> IB1(sat) ,V1 深度饱和。 这时 V2、V5 截止。 因为抗饱和三极管 V1的集电结导通电压为 0.4 V,而 V2、V5 发射结导通电压为 0.7 V,因此要使 V1 集电结和 V2、V5 发射结导通,必须 uB1 ≥ 1.8 V。 V2 截止使 uC2  VCC = 5 V, 因此,输入有低电平时,输出为高电平。

5 VCC 经 R1 使 V1 集电结和 V2、V5 发射结导通,使uB1 = 1.8 V。
2. TTL与非门的工作原理 输入均为高电平时,输出低电平 VCC 经 R1 使 V1 集电结和 V2、V5 发射结导通,使uB1 = 1.8 V。 1.8 V 因此,V1 发射结反偏而集电极正偏,称处于倒置放大状态。 截止 导通 1 V 倒置放大 3.6 V 饱和 0.3 V 这时 V2、V5 饱和。 uC2 = UCE2(sat) + uBE5 = 0.3 V V = 1 V 使 V3 导通,而 V4 截止。 V4 截止使 V5 的等效集电极电阻很大,使 IB5 >> IB5(sat) ,因此 V5 深度饱和。 注意   TTL 电路输入端悬空时相当于输入高电平。 uY = UCE5(sat)  0.3 V 输出为低电平 综上所述,该电路实现了与非逻辑功能,即 因此,输入均为高电平时,输出为低电平。

6 (三) TTL 与非门的外特性及主要参数 1. 电压传输特性和噪声容限 电压传输特性测试电路 STTL与非门电压传输特性曲线
1. 电压传输特性和噪声容限 电压传输特性测试电路 uO/V uI/V 0.3 1.0 2.0 3.0 3.6 A C D B UOH UOL STTL与非门电压传输特性曲线 电压传输特性测试电路 uO/V uI/V 0.3 1.0 2.0 3.0 3.6 A C D B UOH UOL STTL与非门电压传输特性曲线 饱和区:与非门处于开门状态。 截止区:与非门处于关门状态。 转折区 输出电压随输入电压变化的特性 uI 较小时工作于AB 段,这时 V2、V5 截止,V3、V4 导通,输出恒为高电平,UOH  3.6V,称与非门工作在截止区或处于关门状态。 uI 较大时工作于 BC 段,这时 V2、V5 工作于放大区, uI 的微小增大引起 uO 急剧下降,称与非门工作在转折区。 uI 很大时工作于 CD 段,这时 V2、V5 饱和,输出恒为低电平,UOL  0.3V,称与非门工作在饱和区或处于开门状态。

7 当 uO ≥ USH 时,则认为输出高电平,通常取 USH = 3 V。
uO/V uI/V 0.3 1.0 2.0 3.0 3.6 A C D B UOH UOL 电压传输特性曲线 标准高电平 USH 有关参数 当 uO ≥ USH 时,则认为输出高电平,通常取 USH = 3 V。 USH = 3V 标准低电平 USL 当 uO ≤ USL 时,则认为输出低电平,通常取 USL = 0.3 V。 关门电平 UOFF USL = 0.3V 保证输出不小于标准高电平USH 时,允许的输入低电平的最大值。 UTH UOFF UON 开门电平 UON 近似分析时认为: uI > UTH,则与非门开通, 输出低电平UOL; uI < UTH,则与非门关闭, 输出高电平UOH。 保证输出不高于标准低电平USL 时,允许的输入高电平的最小值。 下面介绍与电压传输特性有关的主要参数: 阈值电压 UTH 转折区中点对应的输入电压,又称门槛电平。

8 输入信号上叠加的噪声电压只要不超过允许值,就不会影响电路的正常逻辑功能,这个允许值称为噪声容限。
  输入信号上叠加的噪声电压只要不超过允许值,就不会影响电路的正常逻辑功能,这个允许值称为噪声容限。   噪声容限越大,抗干扰能力越强。 输入低电平噪声容限 UNL   指输入低电平时,允许的最大正向噪声电压。UNL = UOFF – UIL 输入高电平噪声容限 UNH   指输入高电平时,允许的最大负向噪声电压。UNH = UIH – UON

9 ROFF 称关门电阻。RI < ROFF 时,相应输入端相 当于输入低电平。对 STTL 系列,ROFF  700 。
2. 输入负载特性 输入负载特性测试电路 输入负载特性曲线 uI /V R1/k UOFF 1.1 F N ROFF RON ROFF UOFF RON   ROFF 称关门电阻。RI < ROFF 时,相应输入端相 当于输入低电平。对 STTL 系列,ROFF  700 。   RON 称开门电阻。RI > RON 时,相应输入端相当于输入高电平。对 STTL 系列,RON  2.1 k。

10 [例] 下图中,已知 ROFF  800 ,RON  3 k,试对应 输入波形定性画出TTL与非门的输出波形。
(a) (b) t A 0.3 V 3.6 V O 逻辑0 逻辑1 Yb t O Ya t UOH O 解:图(a)中,RI = 300  < ROFF  800  相应输入端相当于输入低电平,也即相当于输入逻辑 0 。 不同 TTL 系列, RON、 ROFF 不同。 因此 Ya 输出恒为高电平 UOH 。 图(b)中,RI = 5.1 k > RON  3 k 相应输入端相当于输入高电平,也即相当于输入逻辑 1 。 因此,可画出波形如图所示。

11 3. 负载能力   负载电流流入与非门的输出端。   通常按照负载电流的流向将与非门负载分为 灌电流负载 拉电流负载   负载电流从与非门的输出端流向外负载。 灌电流负载 输出为低电平 输入均为高电平 负载电流流入驱动门 IOL 拉电流负载 输出为高电平 输入有低电平 负载电流流出驱动门 IOH 不管是灌电流负载还是拉电流负载,负载电流都不能超过其最大允许电流,否则将导致电路不能正常工作,甚至烧坏门电路。 实用中常用扇出系数 NOL 表示电路负载能力。 门电路输出低电平时允许带同类门电路的个数。

12 4. 传输延迟时间 输入信号 UOm 0.5 UOm 0.5 UIm UIm 输出信号 0.5 UIm 0.5 UOm tPHL tPLH 输入电压波形上升沿 0.5 UIm 处到输出电压下降沿 0.5 Uom处间隔的时间称导通延迟时间 tPHL。 输入电压波形下降沿 0.5 UIm 处到输出电压上升沿 0.5 Uom处间隔的时间称截止延迟时间 tPLH。 由于三极管存在开关时间,元、器件及连线存在一定的寄生电容,因此输入矩形脉冲时,输出脉冲将延迟一定时间。 平均传输延迟时间 tpd   tpd 越小,则门电路开关速度越高,工作频率越高。

13 5. 功耗-延迟积   性能优越的门电路应具有功耗低、工作速度高的 特点,然而这两者矛盾。   常用功耗 P 和平均传输延迟时间 tpd 的乘积(简称 功耗 – 延迟积)来综合评价门电路的性能,即 M = P tpd M 又称品质因素,值越小,说明综合性能越好。

14 即 Open collector gate,简称 OC 门。
二、其他功能的 TTL 门路 (一)集电极开路与非门 1. 电路、逻辑符号和工作原理 工作原理   输入都为高电平时, V2 和 V5 饱和导通,输出为低电平 UOL  0.3 V 。   输入有低电平时,V2和 V5 截止,输出为高电平 UOH  VC 。 因此具有与非功能。 常用的有集电极开路与非门、三态门、或非门、与或非门和异或门等。它们都是在与非门基础上发展出来的,TTL 与非门的上述特性对这些门电路大多适用。 即 Open collector gate,简称 OC 门。 VC 可以等于 VCC也可不等于 VCC 使用时需外接 上拉电阻 RL OC门

15 2. 应用 (1) 实现线与   两个或多个 OC 门的输出端直接相连,相当于将这些输出信号相与,称为线与。 相当于与门作用。 因为 Y1、Y2 中有低电 平时,Y 为低电平;只有 Y1、Y2 均为高电平时,Y 才为高电平,故 Y = Y1 · Y2。 Y 注意   只有 OC 门才能实现线与。普通 TTL 门输出端不能并联,否则可能损坏器件。

16 (2)驱动显示器和继电器等 [例] 下图为用 OC 门驱动发光二极管 LED 的显示电路。 已知 LED 的正向导通压降 UF = 2V,正向工作电流 IF = 10 mA,为保证电路正常工作,试确定 RC 的值。 分析:   该电路只有在 A、B 均为高电平,使输出 uO 为低电平时,LED 才导通发光;否则 LED 中无电流流通,不发光。 要使 LED 发光,应满足 IRc  IF = 10 mA。 解:为保证电路正常工作,应满足 因此      RC = 270 

17 TTL 与非门有时需要驱动其他种类门电路,而不同种类门电路的高低电平标准不一样。应用 OC 门就可以适应负载门对电平的要求。
(3)实现电平转换   TTL 与非门有时需要驱动其他种类门电路,而不同种类门电路的高低电平标准不一样。应用 OC 门就可以适应负载门对电平的要求。 TTL CMOS RL VDD +5 V VDD RL   OC 门的 UOL  0.3V,UOH  VDD,正好符合 CMOS 电路 UIH  VDD,UIL  0的要求。

18 (二)三态输出门 1. 电路、逻辑符号和工作原理 工作原理 EN = 0 时,P = 1,VD 截止
1. 电路、逻辑符号和工作原理 工作原理 三态输出与非门电路 EN = 0 时,P = 1,VD 截止 电路等效为一个输入为 A、B 和1 的 TTL 与非门。 Y = AB 即 Tri-State Logic 门,简称 TSL 门。其输出有高电平态、低电平态和高阻态三种状态。 1V 截止 1V EN = 1 时,P = 0,uP = 0.3V 导通 截止 这时 VD 导通,使 uC2 = 0.3 V V = 1 V,使 V4 截止。 Z Y=AB 另一方面,V1 导通, uB1 = 0.3V + 0.7V = 1V, V2、V5 截止。 导通 截止 1 0.3V 截止   这时,从输出端 Y 看进去,对地和对电源 VCC 都相当于开路,输出端呈现高阻态,相当于输出端开路。 1

19 (二)三态输出门 1. 电路、逻辑符号和工作原理 当 EN = 0 时,Y = AB, 三态门处于工作态;
1. 电路、逻辑符号和工作原理 当 EN = 0 时,Y = AB, 三态门处于工作态; 当 EN = 1 时,三态门输出呈现高阻态,又称禁止态。 综上所述,可见: EN 称使能信号或控制信号,A、B 称数据信号。   只有当使能信号 EN = 0 时才允许三态门工作,故称 EN 低电平有效。

20 功能表 Z AB 1 Y EN 使能端的两种控制方式 使能端低电平有效 使能端高电平有效 EN 即 Enable

21 2. 应用   任何时刻 EN1、EN2、 EN3 中只能有一个为有效电平,使相应三态门工作,而其他三态输出门处于高阻状态,从而实现了总线的复用。 总线 (1)构成单向总线

22 (2)构成双向总线 DI DO/DI DO 1 工作 高阻态 EN = 1 时,数据 DO 经 G1 反相后传送到总线上。 DI DO/DI DO 高阻态 工作 EN = 0 时,总线上的数据 DI经反相后在 G2 输出端输出。 DI DO/DI DO DI DO/DI DO 1 工作 高阻态 EN = 1 时,数据 DO 经 G1 反相后传送到总线上。

23 三、TTL 集成门应用要点 1. 各系列 TTL 集成门的比较与选用 按工作温度和电源允许变化范围不同分为
CT74 系列 CT54 系列 用于民品 用于军品   具有完全相同的电路结构和电气性能参数,但 CT54 系列更适合在温度条件恶劣、供电电源变化大的环境中工作。

24 (即先进低功耗肖特基TTL 简称 LSTTL)
按平均传输延迟时间和平均功耗不同分 CT74H 系列(即高速 TTL简称 HTTL) CT74S 系列 (即肖特基TTL 简称 STTL) CT74AS 系列 (即先进肖特基TTL 简称 ASTTL) CT74 系列(即标准 TTL ) 向高速 发展 CT74L 系列 (即低功耗 TTL 简称 LTTL) 措施: (1) 采用 SBD 和抗饱和三极管; (2) 采用有源泄放电路; (3) 减小电路中的电阻值。 向低功 耗发展 措施:增大电阻值 向减小 功耗 - 延迟积 发展 CT74LS 系列 (即低功耗肖特基TTL 简称 LSTTL) CT74ALS 系列 (即先进低功耗肖特基TTL 简称 LSTTL)   其中,LSTTL 系列综合性能优越、品种多、价格便宜; ALSTTL 系列性能优于 LSTTL,但品种少、价格较高,因此实用中多选用 LSTTL。

25 集成门的选用要点 (1)实际使用中的最高工作频率 fm 应不大于逻辑门最高工作 频率 fmax 的一半。 (2)不同系列 TTL 中,器件型号后面几位数字相同时,通常逻辑功能、外型尺寸、外引线排列都相同。但工作速 度(平均传输延迟时间 tpd )和平均功耗不同。实际使用时, 高速门电路可以替换低速的;反之则不行。 例如 CT7400 CT74L00 CT74H00 CT74S00 CT74LS00 CT74AS00 CT74ALS00 xx74xx00 引脚图 双列直插 14 引脚 四 2 输入与非门

26 2. TTL 集成逻辑门的使用要点 (1)电源电压用 + 5 V, 74 系列应满足 5 V  5% 。 (2)输出端的连接 普通 TTL 门输出端不允许直接并联使用。 三态输出门的输出端可并联使用,但同一时刻只能有 一个门工作,其他门输出处于高阻状态。 集电极开路门输出端可并联使用,但公共输出端和 电源 VCC 之间应接负载电阻 RL。 输出端不允许直接接电源 VCC 或直接接地。 输出电流应小于产品手册上规定的最大值。

27 为了使TTL门能够线与,把输出级改为集电极开路的结构,简称———门。


Download ppt "3.3 TTL 集成逻门 介绍: TTL集成逻辑门电路主要由双极型三极管组成。由于输出极和输入极都是晶体三极管,所以称:晶体管—晶体管逻辑门电路。(Transistor-Transistor Logic ) TTL集成电路特点: 稳定可靠、开关速度高、参数稳定、 电路生产工艺成熟。"

Similar presentations


Ads by Google