Download presentation
Presentation is loading. Please wait.
Published byFanny Lie Modified 5年之前
1
第二章 集成门电路 2.1 概述 2.2 TTL 门电路 2.3 CMOS 门电路 2.4 各种集成逻辑们的性 能比较 第2章 上页 下页
2.1 概述 2.2 TTL 门电路 2.3 CMOS 门电路 2.4 各种集成逻辑们的性 能比较 上页 下页 返回
2
2.1 概述 门电路是实现一定逻辑关系的电路,是组成数字电路的基本单元,本节重点介绍集成门电路的逻辑功能及外部特性。 第2章 上页 下页
返回 翻页
3
第2章 复习基本门电路 “与” 门 A B F & F = A B “与非”门 “或非”门 ≥1 F = A + B “或” 门
“或” 门 F = A+B “非” 门 1 F = A 名称 图形符号 逻辑表达式 功能说明 输入全1,输出为1 输入有0,输出为0 输入有1,输出为1 输入全0,输出为0 输入为1,输出为0 输入为0,输出为1 输入全1,输出为0 输入有0,输出为1 输入有1,输出为0 输入全0,输出为1 翻页 上页 下页 返回
4
2.2 TTL门电路 1.TTL与非门电路 第2章 T2 T5 T3 T4 F +5V T1 B2 B1 A B C R1
3kΩ R2 750Ω R4 100Ω R3 360Ω R5 T2 T5 T3 T4 F +5V T1 B2 B1 A B C R1 +5V B1 B2 多发射极晶体管 T1 的等效电路 翻页 上页 下页 返回
5
工作原理 结果:VF = 5-UBE3-UBE4 F = 1 第2章 设:A=0 B=1 C=1 则: VA = 0.3V
VB1 = =1V R1 T1 R2 R4 R3 R5 T2 T3 T4 T5 A B C +5V F B1 B2 1V 0.3V VB2 = 0.3V 0.3V 3.6V 拉电流 所以:T2 、 T5 截止 T3 、 T4 导通 结果:VF = 5-UBE3-UBE4 5-0.7-0.7 = 3.6V DA导通! F = 1 上页 下页 返回 翻页
6
第2章 +5V A B C T1 R1 R2 R4 R3 R5 T2 T3 T4 T5 F B2 B1 设:A = B = C =1
VB1 B2 B1 VB3 设:A = B = C =1 即:VA = VB= VC =3.6V 4.3V 1V 2.1V VF =0.3V 假设 DA 、DB 、DC导通 3.6V T1集电结正偏 灌电流 VB1= UBE5=2.1V 0.7 UBE2 + 输入悬空时相当于1 则:T2 T 饱和 VB3=UCE2+UBE5= =1V T3 导通 , T4 截止 DA 、DB 、DC 截 止! VF = 0.3V , F = 0 翻页 上页 下页 返回
7
F = A B C 结论:1.输入不全为1时,输出为1 2.输入全为1时,输出为0 C B A F 逻辑符号 A B C F 第2章
与非门逻辑状态表 符合与非门的逻辑关系 C B A F 逻辑符号 A B C F F = A B C 翻页 上页 下页 返回
8
2.TTL三态与非门 P 第2章 EN = 0 时 +5V 二极管 D 截止 R1 R2 R4 F = AB D B3 B1 1V T3
VB1 = 1V T2 F T1 T2 、T5截止 B T5 二极管D导通 EN 0.3V 1 R3 R5 VB3 =1V P T3 导通,T4 截止 F:第三状态 高阻 翻页 上页 下页 返回
9
三态输出“与非”门符号 第2章 逻辑关系: EN = 0时:F = AB EN = 1时:F 高阻状态 A B EN F
△ 三态门接于总线,可实现数据或信号的轮流传送 A1 B1 EN A2 B2 EN A3 B3 EN 1 翻页 上页 下页 返回
10
第2章 2.3 CMOS 门电路 TTL门电路由晶体管组成,属双极型门电路,MOS 门电路由场效应管组成,属单极型门电路,MOS 门电路是目前大规模和超大规模数字集成电路中应用最广泛的一种。 NMOS电路 PMOS电路 CMOS电路 MOS 门电路分类 翻页 上页 下页 返回
11
1. CMOS 反相器 CMOS 门电路是一种互补对称场效应管集成电路。 1 F = A 第2章 设:A = 0 则:T2 导通 T1 截止
P沟道 互补对称结构 F = 1 设:A = 1 则:T1 导通 T2 截止 1 1 F = 0 N沟道 F = A 该电路具有反相器的功能。 翻页 上页 下页 返回
12
2. CMOS “与非”门电路 负载管和驱动管串联 第2章 设:A = 1,B = 1 则:T1 T2 导通 T3 T4 截止 F = 0
P 沟道负载管并联 则:T1 T2 导通 T3 T4 截止 F = 0 1 设:A = 0,B = 1 (不全为 1) 则:T2 T3 导通 T1 T4 截止 1 N 沟道 驱动管 串联 F = 1 F = A B 1 负载管和驱动管串联 翻页 上页 下页 返回
13
3. CMOS “或非”门电路 1 设:A = 0,B = 0 则:T3 T4 导通 T1 T2 截止 F =1 设:A = 0,B =1
第2章 3. CMOS “或非”门电路 1 设:A = 0,B = 0 则:T3 T4 导通 T1 T2 截止 P 沟道 负载管 串联 F =1 设:A = 0,B =1 (输入不全为零时) 1 则:T2 T3 导通 T1 T4截止 N 沟道 驱动管 并联 F =0 F = A+B 驱动管与负载管串联 翻页 上页 下页 返回
14
第2章 注意:上述分析表明,MOS “与非”门的输入端越多,串联的驱动管越多,导通时的总电阻就愈大,输出低电平值将会因输入端的增多而提高,对于MOS “或非”门因驱动管并联,不存在这个问题,因此,MOS门电路中 “或非”门用的较多。 本节结束 上页 下页 返回
Similar presentations