2-4 中斷.

Presentation on theme: "2-4 中斷."— Presentation transcript:

1 2-4 中斷

2 外部中斷:INT0~INT3, PINT’ 內部中斷:微控器內部裝置(計時模組TM,LVD,SIM…)

3 中斷控制相關位元 致能位元:ADE,INT0E,MF1E…. 中斷要求旗標:ADF,INT0F,MF1F….

4 11種中斷來源 7個中斷源為單一周邊 INT0~INT1,Comparator 0~1,A/D,Time Base 0~1
4個Multi-Function由13個周邊中斷源共享 TM0P~TM3P,TM0A~TM3A,TM1B,SIM,External Peripheral(PINT’),LVD,EEPROM

5 2-5 TM 計時器/計數 輸入捕捉(input capture) 比對吻合輸出(compare match output)
單脈充輸出(single pulse output) PWM信號產生

6 HT66F50 10bit CTM [TM0], compact 精簡型 10bit ETM [TM1], enhance 增強型 16bit STM [TM2], standard 標準型 10bit CTM [TM3]

7 10bit CTM [TM0], compact 精簡型
計時器/計數 比對吻合輸出(compare match output) PWM信號產生

8 Figure 2-5-7 10 bit上數counter [TMnD] TMnA (10 bit comparator) TnRP(3 bit comparator) 由TMnC0, TMnC1特殊功能暫存器控制

9 TMnC0 控制暫存器(表2-5-12) Bit 7 6 5 4 3 2 1 0 Bit [7] ; TnPAU = 1, 暫停計數
TnPAU TnCK2 TnCK1 TnCK0 TnON TnRP2 TnRP1 TnRP0 Bit Bit [7] ; TnPAU = 1, 暫停計數 = 0, 繼續計數 Bit [6 5 4] ; TnCK2 TnCK1 TnCK0 = 000 , fINT= fsys/ =100, fINT= fINT = 001 , fINT= fsys =101 ,保留 = 010 , fINT= fsys/ =110 , fINT=TCKn = 011 , fINT= fsys/ =111 , fINT= TCKn’ Bit [3] ;TnON =1 ,開始計數 =0,停止計數

10 TMnC0 控制暫存器 Bit [2 1 0 ] ; TnRP2 TnRP1 TnRP0
TnPAU TnCK2 TnCK1 TnCK0 TnON TnRP2 TnRP1 TnRP0 Bit Bit [2 1 0 ] ; TnRP2 TnRP1 TnRP0 = 000 , 週期= 1024x fINT =100,週期= 512x fINT-1 = 001 ,週期= 128x fINT =101 ,週期= 640x fINT-1 = 010 ,週期= 256x fINT =110 ,週期= 768x fINT-1 = 011 ,週期= 384x fINT =111 ,週期= 896x fINT-1

11 TMnC1 控制暫存器 Bit [7 6] ; TnM1 TnM0 = 00 , 比對吻合輸出模式 = 01 , 未定義
TnM1 TnM0 TnIO1 TnIO0 TnOC TnPOL TnDPX TnCCLR Bit Bit [7 6] ; TnM1 TnM0 = 00 , 比對吻合輸出模式 = 01 , 未定義 = 10 , PWM = 11 , 計時/計數 Bit [0] ; TnCCLR =1, 當比較器A 比對吻合時清除計數器 =0,當比較器p 比對吻合時或計數器溢位清除計數器

12 TMnC1 控制暫存器 Bit [5 4] ; TnIO1 TnIO0 = 00 , 比對吻合輸出不變 = 01 ,比對吻合輸出0
TnM1 TnM0 TnIO1 TnIO0 TnOC TnPOL TnDPX TnCCLR Bit Bit [5 4] ; TnIO1 TnIO0 = 00 , 比對吻合輸出不變 = 01 ,比對吻合輸出0 = 10 ,比對吻合輸出1 = 11 ,比對吻合輸出轉態 Bit [0] ; TnCCLR =1, 當比較器A 比對吻合時清除計數器 =0,當比較器p 比對吻合時或計數器溢位清除計數器

13 TnM1 TnM0 TnIO1 TnIO0 TnOC TnPOL TnDPX TnCCLR
TMnC1 控制暫存器 TnM1 TnM0 TnIO1 TnIO0 TnOC TnPOL TnDPX TnCCLR Bit Bit [3] ; TnOC ….. …. Bit [0] ; TnCCLR =1, 當比較器A 比對吻合時清除計數器 =0,當比較器p 比對吻合時或計數器溢位清除計數器

14 TnM1 TnM0 TnIO1 TnIO0 TnOC TnPOL TnDPX TnCCLR
TMnC1 控制暫存器 TnM1 TnM0 TnIO1 TnIO0 TnOC TnPOL TnDPX TnCCLR Bit Bit [5 4] ; TnIO1 TnIO0 PWM = 00 , inactive = 01 ,Active = 10 ,PWM輸出 = 11 ,undefined Bit [0] ; TnCCLR =1, 當比較器A 比對吻合時清除計數器 =0,當比較器p 比對吻合時或計數器溢位清除計數器