第 4 章存储器、存储管理和 高速缓存技术 4.1 存储器和存储部件 4.2 存储器的连接 4.3 微型计算机系统中存储器的体系结构 4.4 Pentium 的虚拟存储机制和片内两级存储管理 4.5 高档微机系统中的高速缓存技术 第一次课 第二次课 第三次课

第 4 章存储器、存储管理和 高速缓存技术 教学主要内容为 : 微型机内存的行列结构； 片选信号的产生方法； SRAM 和 DRAM 的连接举例； 层次化的存储器结构； 32 位微型机的内存组织； 虚拟存储技术和三类地址； 分段管理和分页管理； 段选择子、段描述苻和段描述苻表； 逻辑地址转换为线性地址的例子； 线性地址转换为物理地址的例子； Cache 的组织方式和 3 个例子； Cache 的工作原理； 的工作原理。

第 4 章存储器、存储管理和 高速缓存技术 基本要求：了解半导体存储器的分类；理解 存储器数据宽度和字节数的扩充， 16 位和 32 位微 机系统的内存组织；掌握 RAM 与 CPU 的连接。 重点：微型计算机系统中存储器的层次结构， Cahce 的组织方式， Cache 的数据更新方法。 难点： Cahce 的组织方式， Cache 的数据更 新方法。

4.1 存储器和存储部件 分为两大类： – 内部存储器，简称为内存或主存 – 外部存储器，简称为外存 存取方式、速度、存放内容、可读写 存储器的分类 第四章 存储器、存储管理和高速缓存技术

高位 微型计算机内存的行列结构 图 行 ×32 列组成的矩阵和外部的连接 4.1 存储器和存储部件 低位低位 问题： 1 、存储器容量的单位是什么？ 2 、为什么采用行列结构？ 3 、行列结构中存储单元是按列顺序还是按行顺序编号？

4.1.3 选择存储器件的考虑因素 易失性 只读性 存储容量 SIMM DIMM 速度 TTL CMOS HMOS 功耗 4.1 存储器和存储部件

4.1.4 随机存取存储器 RAM SRAM DRAM 4.1 存储器和存储部件 1 、保存信息的方式分别是什么？ 2 、功耗如何？ 3 、片的容量大小如何？ 4 、是否需要刷新？ 5 、适用场合？

DRAM 的刷新和 DRAM 控制器 时序功能 地址处理功能 仲裁功能 图 4.2 DRAM 控制器的原理图 刷新执行什么操作 只有行地址有效说的是什么

4.1.5 只读存储器 ROM 按照其中信息的设置方式分为： 掩膜型 ROM 光刻 可编程只读存储器 PROM 烧断一些二极管键 可擦除可编程只读存储器 EPROM 圆形石英窗口, 紫外线 可用电擦除的可编程只读存储器 E 2 PROM 可字节擦除 闪烁存储器 属于 E 2 PROM,FLASH BIOS 4.1 存储器和存储部件

4.2.1 存储器和 CPU 的连接考虑 存储器和 CPU 通过 CB/DB/AB 连接，需要考虑： 高速 CPU 和较低速度存储器之间的速度匹配问题。 CPU 总线的负载能力问题。 片选信号和行地址、列地址的产生机制。 高位地址 对芯片内部的寻址方法。 低位地址 第四章 存储器、存储管理和高速缓存技术 4.2 存储器的连接

4.2.2 片选信号的产生方法 线选法 全译码法 部分译码法 混合译码法 4.2 存储器的连接

4.2.3 SRAM 和 DRAM 的连接举例 图 4.4 SRAM 的使用举例： 16KB 的 SRAM 子系统 4.2 存储器的连接

4.2.3 SRAM 和 DRAM 的连接举例 DRAM 的使用举例 4.2 存储器的连接

4.2.4 存储器的数据宽度扩充和字节数扩充 4.2 存储器的连接 4.6 (a) 扩充存储器的数据宽度

4.6 (b) 扩充存储器的字节容量 存储器的数据宽度扩充和字节数扩充 4.2 存储器的连接

下 课下 课

4.3 微型计算机系统中存储器的体系结构 层次化的存储器体系结构 微型计算机系统的内存组织 思考题： 1 、在存储器总体结构中，层次化是指什么？ 2 、存储器的层次化结构如何构成？借助何技术实现协 调工作？ 3 、扩展内存和扩充内存的区别？ 4 、存储体的片选信号如何选择？双字、字、字节如何 存取？ 第四章 存储器、存储管理和高速缓存技术

层次化总体结构： –Cache – 内存 – 辅存 图 4.7 存储器的层次化总体结构（片外改为二级 Cache ，片内改为一级 Cache ） 4.3 微型计算机系统中存储器的体系结构 频率 速度 容量 价格 虚拟存储 高速缓存

内存的分区结构 图 4.8PC 机的内存组织 4.3 微型计算机系统中存储器的体系结构

1) 基本内存区 图 4.9 基本内存区的组织 4.3 微型计算机系统中存储器的体系结构

2) 高端内存区 图 4.10 高端内存区的组织 4.3 微型计算机系统中存储器的体系结构

3) 扩充内存区 图 4.11 用高端内存区 64KB 映射扩充内存的 1 个页组 4.3 微型计算机系统中存储器的体系结构

CONFIG.SYS 文件中加入如下语句： DEVICE=C: ＼ DOS ＼ HIMEM.SYS DEVICE=C: ＼ DOS ＼ EMM386.EXE RAM DOS=UMB 高档微机系统中，一部分扩展内存空间仿真扩充内存使用 ： CONFIG.SYS 在系统的根目录下，如 C:\CONFIG.SYS ， XP 中没有这个文件 4.3 微型计算机系统中存储器的体系结构

16 位微机系统的内存组织 4.3 微型计算机系统中存储器的体系结构 注意：按字访问时对准状态和非对准状态的区别

32 位微机系统的内存组织 4.3 微型计算机系统中存储器的体系结构 Pentium 中对外数据线为 64 位， BE 7 ~BE 0 对应 8 个片选信号

4.4 Pentium 的虚拟存储机制 和片内两级存储管理 虚拟储存技术和三类地址 分段管理 段选择子、段描述符和段描述符表 逻辑地址转换为线性地址 分页管理 线性地址转换为物理地址 转换检测缓冲器 TLB 第四章 存储器、存储管理和高速缓存技术

4.4.1 虚拟储存技术和三类地址 1 虚拟存储技术（保护方式下） 段式虚拟存储和页式虚拟存储 – 分段特点： 每段的长度不是固定的 每个段都是受到保护的独立的空间 – 分页特点： 一个系统中的所有页面大小固定 页面的起点和终点也固定。 只有分页机制才支持虚拟存储 4.4 Pentium 的虚拟存储机制和片内两级存储管理

虚拟储存技术和三类地址 2 逻辑地址、线性地址和物理地址 – 逻辑地址特点： 这是程序员编写的源程序中使用的地址 完整的逻辑地址一共 48 位 逻辑地址中的选择子对应于一个段基址 – 线性地址特点： 线性地址是由 2 个 32 位量相加而成的 段基址由段描述苻得到 线性地址是分为 3 个字段来体现其功能 4.4 Pentium 的虚拟存储机制和片内两级存储管理

4.4.2 分段管理 三种描述符表 – 全局描述符表 GDT – 局部描述符表 LDT – 中断描述符表 IDT 描述符表三个优点： – 可大大扩展存储空间 – 可实现虚拟存储 – 可实现多任务隔离 4.4 Pentium 的虚拟存储机制和片内两级存储管理

4.4.3 段选择子、段描述符和段描述符表 1 段选择子 4.4 Pentium 的虚拟存储机制和片内两级存储管理

段选择子、段描述符和段描述 符表 2 段描述符 4.4 Pentium 的虚拟存储机制和片内两级存储管理

段选择子、段描述符和段描述 符表 3 描述符表 4.4 Pentium 的虚拟存储机制和片内两级存储管理

4.4.4 逻辑地址转换为线性地址 4.4 Pentium 的虚拟存储机制和片内两级存储管理

图 4.18 分段部件实现从逻辑地址到物理地址的转换

下 课

4.4.5 分页管理 分页功能涉及两个表： – 页组目录项表 – 页表 4.4 Pentium 的虚拟存储机制和片内两级存储管理 物理页、虚拟页、 CR2 、 CR3 1024*1024*4KB=4GB 对于一个巨型文件，不需要整个读入

4.4.6 线性地址转换为物理地址 1 图 4.19 分页机构实现线性地址到物理地址的转换 4.4 Pentium 的虚拟存储机制和片内两级存储管理

线性地址转换为物理地址 2 第一步是查询 CR3 第二步是将线性地址的高 10 位作为页组项号 第三步是查询相应页组目录对应的页表 4.4 Pentium 的虚拟存储机制和片内两级存储管理

线性地址转换为物理地址 3 图 4.20 线性地址转换为物理地址的例子 4.4 Pentium 的虚拟存储机制和片内两级存储管理

4.4.7 转换检测缓冲器 TLB1 图 4.21 转换检测缓冲器 TLB 的功能 4.4 Pentium 的虚拟存储机制和片内两级存储管理 32 个 页表项

转换检测缓冲器 TLB TLB 的工作原理 4.4 Pentium 的虚拟存储机制和片内两级存储管理

4.5 高档微机系统中的高速 缓存技术 1 图 4.23 Cache 系统的框图 第四章 存储器、存储管理和高速缓存技术

高档微机系统中的高速缓存技术 2 软件访问存储器满足： 区域性定律 (principle of locality) – 时间区域性 – 空间区域性 于是可以采用分层结构。 4.5 高档微机系统中的高速缓存技术

4.5.2Cache 的组织方式 全相联方式 直接映像方式 组相联方式 4.5 高档微机系统中的高速缓存技术

Cache 的三种组织方式 图 4.24 Cache 的三种组织方式 4.5 高档微机系统中的高速缓存技术

全相联 Cache 的例子 4.5 高档微机系统中的高速缓存技术

直接映像 Cache 的例子 4.5 高档微机系统中的高速缓存技术

组相联 Cache 的例子 4.5 高档微机系统中的高速缓存技术

4.5.3 Cache 的数据更新方法 1 通写式 缓冲通写式 回写式 用于防数据丢失的一致性问题； 4.5 高档微机系统中的高速缓存技术

Cache 的数据更新方法 2 总线监视法 硬件监视法 局部禁止高速缓存法 Cache 清除法 用于防数据过时的一致性问题 。

4.5.4 Cache 控制器 对 Cache 系统的管理体现于以下几方面： –Cache 和主存的映像关系处理； – 未命中 Cache 时的处理； –Cache 的数据更新。

82385 控制的直接映像方式 Cache 系统 图 工作于直接映像方式时 Cache 目录、 Cache 及主存之间的关系

直接映像方式下 从 Cache 中选 1 个区块

82385 控制的双路组相联方式 Cache 子系统 图 工作于双路组相联方式时 Cache 目录、 Cache 及主存之间的关系图

双路组相联方式下，从 Cache 中选 1 个区块

4.5.5 Pentium 的两级 Cache 组织 二级 Cache 和一级 Cache 之间采用 MESI 一 致性协议： 每个 Cache 有 M 、 E 、 S 、 I 四种可能的存取状况。 （ M——Modified ） （ E——Exclusive ） （ S——Shared ） （ I——Invalid ）

4.5.6 影响 Cache 性能的因素 Cache 芯片的速度 Cache 的容量 Cache 的级数 Cache 的组织方式 Cache 行的大小 Cache 对主存的写回方式