5.5功率MOSFET 1、功率MOSFET 结构的发展 源 栅 漏 P+ N- N+ 源 栅 漏 N N P 普通MOSFET结构 LDMOS 结构
源 源 门 沟道 漏 漏 VVMOS结构 VDMOS结构 P基区 P基区 P基区 P基区 N漂移区 沟道 N漂移区 JFET区 N+衬底 功率MOSFET 源 源 N+ 门 N+ 门极 P基区 P基区 N+ N+ P基区 P基区 沟道 N漂移区 沟道 N漂移区 JFET区 N+衬底 N+衬底 漏 漏 VVMOS结构 VDMOS结构
源 G S S N+ N+ P N+ N+ P 沟道 漏 门 D UMOSFET的结构 Cool MOSFET 门极 P基区 P基区 P+
功率MOSFET
功率MOSFET在小漏极电压下的I-V特性曲线 小栅压下成立 大栅压不成立 功率MOSFET在低漏极电压下的特性
功率MOSFET 功率MOSFET在高漏极电压下的特性
功率MOSFET 功率MOSFET的反向特性
功率MOSFET 3.VDMOSFET的导通电阻
功率MOSFET
功率MOSFET 电流以45度角发散
当电流到达N+衬底时，电流扩展到整个元胞宽度 功率MOSFET 电阻更小 当电流到达N+衬底时，电流扩展到整个元胞宽度
当电流到达N+衬底之前，电流扩展到整个元胞宽度 功率MOSFET 当电流到达N+衬底之前，电流扩展到整个元胞宽度
功率MOSFET 4.VDMOSFET元胞的优化 栅极优化图（阻断电压=30V）
功率MOSFET 栅极优化图（阻断电压=100V）
功率MOSFET 栅极优化图（阻断电压=300V）
功率MOSFET 5 .VDMOSFET阻断电压影响因素分析 1）漂移区参数的影响 2）终端的影响
功率MOSFET 正六边形的VDMOSFET三维结构
功率MOSFET 2)功率MOSFET的终端设计 VDMOSFET各个元胞在表面处于基本相同的电位，元胞之间不存在击穿现象，但在边界元胞与衬底N-外延层之间存在着高压。又由于平面型PN结在表面的曲率半径小，使表面的最大电场要大于体内的最大电场，因此在边界元胞的表面存在着强电场。结终端处理的目的就是降低平面结终止区局部强电场，以提高提高表面击穿电压耐量。适用于VDMOSFET的终端技术处理技术有场板、场限制环、截至环等。
该终端采取了金属场板、场限制环、等位环、截至环等技术。 功率MOSFET 该终端采取了金属场板、场限制环、等位环、截至环等技术。
在器件终端的金属层不仅覆盖在需要引出的电极处，还覆盖在主结在处的SiO2层上 ，是控制靠近表面的耗尽层边缘的另一种方法。 N+ 功率MOSFET VFP ★金属场板技术 什么是金属场板技术？ 在器件终端的金属层不仅覆盖在需要引出的电极处，还覆盖在主结在处的SiO2层上 ，是控制靠近表面的耗尽层边缘的另一种方法。 N+ 2 1 P 场板如何改变表面耗尽层边缘？ 请同学们讨论，对如图所示的场板加正、负偏压，看表面耗尽层边缘的变化。
实际的金属场极板不需要单独控制极板的电源 功率MOSFET 实际的金属场极板不需要单独控制极板的电源
功率MOSFET ☆SiO2层厚度的表面电场分布 二氧化硅层 由于靠近合金结的场板耗尽层的曲率和无场板的柱面结场板的曲率相同，场板不起作用。理想的场板结构要求靠近扩散窗口的SiO2层是薄的，从合金结向外是厚的，呈锥形。 n+ p 二氧化硅层 n+ p
场限环就是与主结具有相同的扩散深度及杂质分布，在工艺上与主结同时完成的扩散层。 耗尽层边界 功率MOSFET ★场限环 什么叫场限环？ P+ P+ P+ 场限环就是与主结具有相同的扩散深度及杂质分布，在工艺上与主结同时完成的扩散层。 耗尽层边界 N-外延层 N+衬底 场限环的作用? 反偏压上升使主结耗尽区与场限环穿通，继续上升的外加电压则由场限环来承担，因此阻止了主结边缘电场过高而出现的击穿，使器件的击穿电压接近平行平面结的击穿电压。
功率MOSFET 场限环的设计关键 在设计场限环时，关键是选择主结与环结的距离，距离太大，环结就失去了分压的作用；距离太小，又不能有效降低电场集中的影响。可利用半导体模拟软件，如medici对其进行场限环的电场分布进行模拟仿真，对环结与主结的距离及环结之间的距离进行优化。 功率MOSFET采用环场板混合终端结构。这种结构结合了场限环和场板的各自优点，可使得击穿电压对环间距、氧化层厚度及氧化层电荷得敏感程度大大降低，从而可与器件制作得常规工艺相兼容，大大简化了工艺得复杂性。
当阻断电压低于50V时，N漂移区的掺杂浓度与P基区的掺杂浓度相当。 功率MOSFET 3）渐变浓度分布的影响 当阻断电压低于50V时，N漂移区的掺杂浓度与P基区的掺杂浓度相当。
功率MOSFET 4）元胞间距的影响
功率MOSFET