第17章 组合逻辑电路1 学习要点： 组合电路的分析方法和设计方法 介绍加法器和数值比较器

17.1 组合逻辑电路的特点 在数字电路中，数字电路可分为组合逻辑电路和时序逻辑电路两大类。 按此按钮返回主菜单 17.1 组合逻辑电路的特点 在数字电路中，数字电路可分为组合逻辑电路和时序逻辑电路两大类。 组合逻辑电路：输出仅由输入决定，与电路当前状态无关；电路结构中无反馈环路（无记忆）

17.2 组合逻辑电路的分析与设计方法 17.2.1 组合逻辑电路的分析方法 17.2.2 组合逻辑电路的设计方法 退出

17.2.1 组合逻辑电路的分析方法 逻辑图 从输入到输出逐级写出 1 1 逻辑表达式 化简 2 2 最简与或表达式

最简与或表达式 3 3 当输入A、B、C中有2个或3个为1时，输出Y为1，否则输出Y为0。所以这个电路实际上是一种3人表决用的组合电路：只要有2票或3票同意，表决就通过。 真值表 4 4 电路的逻辑功能

例： 逻辑图 逻辑表达式 最简与或表达式

真值表 电路的逻辑功能 　　电路的输出Y只与输入A、B有关，而与输入C无关。Y和A、B的逻辑关系为：A、B中只要一个为0，Y=1；A、B全为1时，Y=0。所以Y和A、B的逻辑关系为与非运算的关系。 用与非门实现

电路功能描述 真值表 17.2.2 组合逻辑电路的设计方法 17.2.2 组合逻辑电路的设计方法 例：设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。 电路功能描述 1 穷举法 1 设楼上开关为A，楼下开关为B，灯泡为Y。并设A、B合向左侧时为0，合向右侧时为1；灯亮时Y为1，灯灭时Y为0。根据逻辑要求列出真值表。 真值表

逻辑表达式或卡诺图 最简与或表达式 逻辑变换 逻辑电路图 2 2 已为最简与或表达式 逻辑表达式或卡诺图 用与非门实现 化简 3 最简与或表达式 4 逻辑变换 用异或门加非门实现 5 逻辑电路图

例：用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。 电路功能描述 1 穷举法 　　设主裁判为变量A，副裁判分别为B和C；表示成功与否的灯为Y，根据逻辑要求列出真值表。 1 真值表 2 2 逻辑表达式

卡诺图 最简与或表达式 Y= AB +AC 逻辑变换 逻辑电路图 3 3 卡诺图 化简 1 4 1 1 最简与或表达式 化简 4 5 Y= AB +AC 5 6 逻辑变换 6 逻辑电路图

①组合电路的特点：在任何时刻的输出只取决于当时的输入信号，而与电路原来所处的状态无关。实现组合电路的基础是逻辑代数和门电路。 本节小结 　①组合电路的特点：在任何时刻的输出只取决于当时的输入信号，而与电路原来所处的状态无关。实现组合电路的基础是逻辑代数和门电路。 　②组合电路的逻辑功能可用逻辑图、真值表、逻辑表达式、卡诺图和波形图等5种方法来描述，它们在本质上是相通的，可以互相转换。 　③组合电路的分析步骤：逻辑图→写出逻辑表达式→逻辑表达式化简→列出真值表→逻辑功能描述。 　④组合电路的设计步骤：列出真值表→写出逻辑表达式或画出卡诺图→逻辑表达式化简和变换→画出逻辑图。 　在许多情况下，如果用中、大规模集成电路来实现组合函数，可以取得事半功倍的效果。

17.3 加法器和数值比较器 17.3.1 加法器 17.3.2 数值比较器 退出

17.3.1 加法器 一、半加器 能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。 本位的和 加数 向高位的进位

二、全加器 能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。 Ai、Bi：加数， Ci-1：低位来的进位，Si：本位的和， Ci：向高位的进位。

全加器的逻辑图和逻辑符号

用与门和或门实现

三、多位加法器 实现多位二进制数相加的电路称为加法器。 1、串行进位加法器 构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。 特点：进位信号是由低位向高位逐级传递的，速度不高。

为提高速度,必须设法减少或消除进位信号进行传递消耗的时间. 加到第i位的输入信号Ci是两个加数第i位以前的二进制函数. 进位: 有两种情况(1) (2) 第i位相加产生的进位输出

2、并行进位加法器（超前进位加法器） 进位生成项 进位传递条件 进位表达式 和表达式 4位超前进位加法器递推公式

超前进位发生器

集成二进制4位超前进位加法器

能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。 本节小结 　能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。 　能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数的相加，求得和及进位的逻辑电路称为全加器。 　实现多位二进制数相加的电路称为加法器。按照进位方式的不同，加法器分为串行进位加法器和超前进位加法器两种。串行进位加法器电路简单、但速度较慢，超前进位加法器速度较快、但电路复杂。 　加法器除用来实现两个二进制数相加外，还可用来设计代码转换电路、二进制减法器和十进制加法器等。

17.3.2 数值比较器 用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。 一、1位数值比较器 17.3.2 数值比较器 用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。 一、1位数值比较器 设A＞B时L1＝1；A＜B时L2＝1；A＝B时L3＝1。得1位数值比较器的真值表。

逻辑表达式 逻辑图

二、多位数值比较器

真值表中的输入变量包括A3与B3、A2与B2、A1与B1 、A0与B0和A＇与B＇的比较结果，A＇>B＇、A＇<B＇和A＇=B＇。A＇与B＇是另外两个低位数，设置低位数比较结果输入端，是为了能与其它数值比较器连接，以便组成更多位数的数值比较器；3个输出信号　L1(A＞B)、L2(A＜B)、和L3(A＝B)分别表示本级的比较结果。

逻辑图