计算机组成原理 第二十一讲 计算机科学与技术学院 舒燕君.

Slides:



Advertisements
Similar presentations
發現生命的力量 — 陳樹菊阿嬤,來了 … 《不凡的慷慨》書籍賞析. 你所知道的陳樹菊  2010 《富比世》雜誌亞洲慈善英雄! 2010 美國《時代》雜誌最具影響力百大人物! 《讀者文摘》亞洲英雄!  導演李安﹕「她的生活稱不上富裕,仍然陸續捐贈 了將近一千萬台幣幫助數個不同的單位 … 」
Advertisements

计算机组成原理.
计算机组织与结构复习.
计算机组成原理 第三讲 计算机科学与技术学院 舒燕君.
第五章 中央处理器 5.1 CPU的组成和功能 5.2 指令周期 5.3 时序产生器和控制方式 5.4 微程序控制器 5.5 微程序设计技术
信息技术:硬件、软件、网络、数据库 计算机技术、多媒体技术、压缩技术...
计算机系统与网络技术 第1讲 微型计算机硬件基础 讲课教师:常姗
2017年3月5日 单片机原理与应用 背景知识调查.
电子数字计算机 计算机性能 计算机硬件 计算机软件 多级层次结构
第3章 流水线技术.
实验四 利用中规模芯片设计时序电路(二).
第三章 计算机核心部件及其 工作原理.
第六章 中央处理器 中央处理器,简称CPU,是整个计算机的核心,它包括运算器和控制器。
第五章 中央处理单元.
1.1 计算机系统简介 1.2 计算机的基本组成 1.3 计算机硬件的主要技术指标 1.4 本书结构.
计算机基础知识 丁家营镇九年制学校 徐中先.
電腦操作 會考電腦 浸信會永隆中學.
第2章 微型计算机基础.
第四章 典型CPU及指令系统举例.
第2章 汇编语言与汇编程序 ——8086/8088指令系统 mov ax,12h call display Jmp 1234h.
3.7 CPU模型 CPU设计步骤: 一. 拟定指令系统 二. 确定总体结构和数据通路 1. 指令格式 2. 寻址方式 3. 操作类型
第三章 微机基本系统的设计 第一章 8086程序设计 第二章 MCS-51程序设计 第四章 存贮器与接口 第五章 并行接口
总 复 习.
CPU的主要功能是执行存放在主存储器中的程序即机器指令。CPU是由控制器和运算器。
第五节 CPU模型 拟定指令系统 确定总体结构 安排时序 拟定指令流程和微命令序列。 形成控制逻辑 CPU设计步骤:
8.1 CPU 的结构 8.3 指令流水 8.2 指令周期 8.4 中断系统.
7.1 机器指令 7.2 操作数类型和操作类型 7.3 寻址方式 7.4 指令格式举例 7.5 RISC 技术.
单片机原理 单 片 机 单片机接口技术 单片机应用技术.
computer organization principle
第一单元 初识C程序与C程序开发平台搭建 ---观其大略
本章主要内容 CPU的功能和组成 控制器控制原理 指令周期(★★★) 时序产生器和控制方式 硬布线控制器 微程序控制器(★★★)
第五讲 四则运算计算器(一) 精品教程《C#程序设计与应用(第2版)清华大学出版社 谭恒松 主编
第二部分 微机原理 第2章 MCS-51单片机 的内部结构 主讲教师:喻红.
计算机组成原理 任课教师:石磊 教授 郑州大学信息工程学院计算机系
第三节 尺寸注法 一、基本规则 (1)尺寸数值为零件的真实大小,与绘图比 例及绘图的准确度无关。 (2)以毫米为单位,如采用其它单位时,则
第5章 计算机、微型计算机的组成及 工作过程.
逆向工程-汇编语言
CPU结构和功能.
第8章 CPU 的结构和功能 8.1 CPU 的结构 8.3 指令流水 8.2 指令周期 8.4 中断系统.
第3章 CPU子系统.
版权所有,引用请注明出处 第六章、中央控制器 原著 谭志虎 主讲(改编) 蒋文斌.
计算机组成与系统结构 陈泽宇 副教授.
第六次全国人口普查 近期数据处理工作部署 夏雨春 2010年12月28日.
宁波市高校慕课联盟课程 与 进行交互 Linux 系统管理.
《微型计算机原理与接口技术》 第4版 王良 宁德师范学院 吴宁 乔亚男 编著 清华大学出版社 出版
C语言程序设计 主讲教师:陆幼利.
得技通电子 问题 1.0 、选择题:本大题共15个小题,每小题1分,共15分,在每小题给出的四个选项中,只有一项符合题目要求,把所选项前的字母填在括号内。
微机系统的组成.
第四章 MCS-51定时器/计数器 一、定时器结构 1.定时器结构框图
第一章.
计算机组成原理 课程设计.
(Random Access Memory)
微机原理与接口技术 微机原理与接口技术 朱华贵 2015年11月13日.
2019/4/29 计算机组成原理 辅导教师:陆明强.
第三章 MCS 51的硬件结构.
第二章 补充知识 2.1 总线和三态门 一、总线(BUS) 三总线结构 数据总线DB(Data Bus)
实验三 16位算术逻辑运算实验 不带进位控制的算术运算 置AR=1: 设置开关CN 1 不带进位 0 带进位运算;
第五章 输入/输出系统 本章讨论: 接口的基本概念 总线的基本概念 中断方式及其接口组成 中断方式及其接口组成 DMA方式及其接口组成
长春理工大学 电工电子实验教学中心 数字电路实验 数字电路实验室.
实验二 带进位控制8位算术逻辑运算实验 带进位控制8位算术逻辑运算: ① 带进位运算 ② 保存运算后产生进位
第八章 总线技术 8.1 概述 8.2 局部总线 8.3 系统总线 8.4 通信总线.
College of Computer Science & Technology
微机原理与接口技术 ——8086微处理器 西安邮电大学 计算机学院 范琳.
3. 逻辑运算指令 A、简单逻辑操作指令 CLR A. (不影响CY、AC、 OV标志) CPL A
主讲教师 欧阳丹彤 吉林大学计算机科学与技术学院
C++语言程序设计 C++语言程序设计 第一章 C++语言概述 第十一组 C++语言程序设计.
上节复习(11.7) 1、定时/计数器的基本原理? 2、定时/计数器的结构组成? 3、定时/计数器的控制关系?
第三章 CPU子系统 西南石油大学计算机科学学院 主讲教师 杨 梅 联系电话:
第3章 CPU子系统 西南石油大学计算机科学学院 主讲教师 杨 梅 联系电话:
第5章 中 央 处 理 器 5.1 CPU的功能和组成 5.2 指令周期 5.3 时序产生器和控制方式 5.4 微程序控制器
Presentation transcript:

计算机组成原理 第二十一讲 计算机科学与技术学院 舒燕君

第8章 CPU 的结构和功能 8.1 CPU 的结构 8.3 指令流水 8.2 指令周期 8.4 中断系统

8.1 CPU 的结构 一、 CPU 的功能 1. 控制器的功能 取指令 指令控制 分析指令 操作控制 执行指令,发出各种操作命令 1. 控制器的功能 取指令 指令控制 分析指令 操作控制 执行指令,发出各种操作命令 控制程序输入及结果的输出 时间控制 总线管理 处理中断 处理异常情况和特殊请求 2. 运算器的功能 数据加工 实现算术运算和逻辑运算

8.1 二、CPU 结构框图 1. CPU 与系统总线 指令控制 操作控制 时间控制 数据加工 处理中断 PC IR CU 时序电路 ALU 寄存器 中断系统 CPU 控制总线 数据总线 地址总线 ALU 寄存器 中断 系统 CU

8.1 2. CPU 的内部结构 … ALU 内部 数据总线 状态标志 寄存器 C P U 移位 取反 算术和 布尔逻辑 CU 中断 系统 内部 数据总线 寄存器 CU 中断 系统 ALU 控制信号 … C P U

8.1 三、 CPU 的寄存器 1. 用户可见寄存器 (1) 通用寄存器 存放操作数 可作 某种寻址方式所需的 专用寄存器 1. 用户可见寄存器 (1) 通用寄存器 存放操作数 可作 某种寻址方式所需的 专用寄存器 (2) 数据寄存器 存放操作数(满足各种数据类型) 两个寄存器拼接存放双倍字长数据 (3) 地址寄存器 存放地址,其位数应满足最大的地址范围 用于特殊的寻址方式 段基值 栈指针 (4) 条件码寄存器 存放条件码,可作程序分支的依据 如 正、负、零、溢出、进位等

8.1 2. 控制和状态寄存器 3. 举例 (1) 控制寄存器 (2) 状态寄存器 PC MAR M MDR IR 控制 CPU 操作 2. 控制和状态寄存器 (1) 控制寄存器 PC MAR M MDR IR 控制 CPU 操作 其中 MAR、MDR、IR 用户不可见 PC 用户可见 (2) 状态寄存器 状态寄存器 存放条件码 PSW 寄存器 存放程序状态字 3. 举例 Z8000 8086 MC 68000

8.1 四、 控制单元 CU 和中断系统 五、ALU 1. CU 产生全部指令的微操作命令序列 2. 中断系统 组合逻辑设计 微程序设计 硬连线逻辑 存储逻辑 参见 第4篇 2. 中断系统 参见 8.4 节 五、ALU 参见 第6章

8.2 指 令 周 期 一、 指令周期的基本概念 1 . 指令周期 取出并执行一条指令所需的全部时间 取指、分析 取指周期 完成一条指令 8.2 指 令 周 期 一、 指令周期的基本概念 1 . 指令周期 取出并执行一条指令所需的全部时间 取指、分析 取指周期 完成一条指令 执行 执行周期 取指阶段 取指周期 执行阶段 执行周期 (取指、分析) (执行指令) 指令周期

8.2 2. 每条指令的指令周期不同 NOP ADD mem MUL mem 取指周期 指令周期 取指周期 执行周期 指令周期 取指周期 2. 每条指令的指令周期不同 取指周期 指令周期 NOP 取指周期 执行周期 指令周期 ADD mem 取指周期 执行周期 指令周期 … MUL mem

8.2 3. 具有间接寻址的指令周期 4. 带有中断周期的指令周期 取指周期 间址周期 指令周期 执行周期 取指周期 间址周期 指令周期 3. 具有间接寻址的指令周期 取指周期 间址周期 指令周期 执行周期 4. 带有中断周期的指令周期 取指周期 间址周期 指令周期 执行周期 中断周期

8.2 5. 指令周期流程 否 取指周期 有间址吗? 是 间址周期 否 执行周期 有中断吗? 是 中断周期

8.2 6. CPU 工作周期的标志 CPU 访存有四种性质 取 指令 取指周期 取 地址 间址周期 CPU 的 4个工作周期 取 操作数 取 指令 取指周期 取 地址 间址周期 CPU 的 4个工作周期 取 操作数 执行周期 存 程序断点 中断周期 FE D IND INT CLK 1 EX

8.2 二、 指令周期的数据流 1. 取指周期数据流 存储器 CPU 地址总线 数据总线 控制总线 PC MAR +1 CU IR IR 1. 取指周期数据流 存储器 CPU 地址总线 数据总线 控制总线 PC MAR +1 CU IR IR MDR

8.2 2. 间址周期数据流 MDR CU MAR CPU 地址总线 数据总线 控制总线 PC IR 存储器 MDR

8.2 3. 执行周期数据流 4 . 中断周期数据流 不同指令的执行周期数据流不同 MDR CU MAR CPU 地址总线 数据总线 3. 执行周期数据流 不同指令的执行周期数据流不同 4 . 中断周期数据流 MDR CU MAR CPU 地址总线 数据总线 控制总线 PC 存储器

8.3 指 令 流 水 一、如何提高机器速度 提高整机处理能力 高速器件 改进系统结构 ,开发系统的并行性 1. 提高访存速度 高速芯片 8.3 指 令 流 水 一、如何提高机器速度 1. 提高访存速度 高速芯片 Cache 多体并行 2. 提高 I/O 和主机之间的传送速度 中断 DMA 通道 I/O 处理机 多总线 3. 提高运算器速度 高速芯片 改进算法 快速进位链 提高整机处理能力 高速器件 改进系统结构 ,开发系统的并行性

8.3 二、系统的并行性 1. 并行的概念 并发 同时 时间上互相重叠 2. 并行性的等级 粗粒度 细粒度 两个或两个以上事件在 同一时间段 发生 并行 两个或两个以上事件在 同一时刻 发生 时间上互相重叠 2. 并行性的等级 过程级(程序、进程) 粗粒度 软件实现 细粒度 硬件实现 指令级(指令之间)    (指令内部)

8.3 三、指令流水原理 1. 指令的串行执行 2. 指令的二级流水 取指令 取指令部件 完成 总有一个部件 空闲 取指令 1 执行指令 1 取指令 2 执行指令 2 取指令 3 执行指令 3 … 取指令 取指令部件 完成 总有一个部件 空闲 执行指令 执行指令部件 完成 2. 指令的二级流水 取指令 1 执行指令 1 取指令 2 执行指令 2 取指令 3 执行指令 3 指令预取 若 取指 和 执行 阶段时间上 完全重叠 指令周期 减半 速度提高 1 倍

8.3 3. 影响指令流水效率加倍的因素 (1) 执行时间 > 取指时间 取指令 部件 指令部件 缓冲区 执行指令 3. 影响指令流水效率加倍的因素 (1) 执行时间 > 取指时间 取指令 部件 指令部件 缓冲区 执行指令 (2) 条件转移指令 对指令流水的影响 必须等 上条 指令执行结束,才能确定 下条 指令的地址, 造成时间损失 猜测法 解决办法 ?

8.3 4. 指令的六级流水 1 2 3 4 5 6 7 8 9 10 11 12 13 14 t 完成 一条指令 6 个时间单位 串行执行 4. 指令的六级流水 CO FO EI WO DI FI 指令 1 指令 2 指令 3 指令 4 指令 5 指令 6 指令 7 指令 8 指令 9 1 2 3 4 5 6 7 8 9 10 11 12 13 14 t 完成 一条指令 6 个时间单位 串行执行 6 × 9 = 54 个时间单位 六级流水 14 个时间单位

8.3 四、影响指令流水线性能的因素 1. 结构相关 不同指令争用同一功能部件产生资源冲突 程序的相近指令之间出现某种关联 1. 结构相关 不同指令争用同一功能部件产生资源冲突 程序的相近指令之间出现某种关联 使指令流水出现停顿,影响流水线效率 CO FO EI WO DI FI 指令 1 指令 2 指令 3 指令 4 指令 5 指令 6 指令 7 指令 8 指令 9 1 2 3 4 5 6 7 8 9 10 11 12 13 14 t 解决办法 • 停顿 指令 1 与指令 4 冲突 指令 2 与指令 5 冲突 指令1、指令3、指令 6 冲突 … • 指令存储器和数据存储器分开 • 指令预取技术 (适用于访存周期短的情况)

8.3 2. 数据相关 不同指令因重叠操作,可能改变操作数的 读/写 访问顺序 写后读相关(RAW) SUB R1,R2,R3 ADD R4,R5,R1 ;(R2) (R3) R1 ;(R5)+(R1) R4 读后写相关(WAR) STA M,R2 ADD R2,R4,R5 ;(R2) M 存储单元 ;(R4)+(R5) R2 写后写相关(WAW) MUL R3,R2,R1 SUB R3,R4,R5 ;(R2)× (R1) R3 ;(R4) (R5) R3

8.3 3. 控制相关 由转移指令引起 BNE 指令必须等 CPX 指令的结果 才能判断出 是转移 还是顺序执行 LDA # 0 3. 控制相关 由转移指令引起 BNE 指令必须等 CPX 指令的结果 才能判断出 是转移 还是顺序执行 LDA # 0 LDX # 0 INX CPX # N BNE M DIV # N STA ANS ADD X, D M

8.3 3. 控制相关 设 指令3 是转移指令 t 1 2 3 4 5 6 7 8 9 10 11 12 13 14 转移损失 WO EI 3. 控制相关 WO EI FO CO DI FI 指令 1 指令 2 指令 3 指令 4 指令 5 指令 6 指令 7 指令15 指令16 1 2 3 4 5 6 7 8 9 10 11 12 13 14 转移损失 t 设 指令3 是转移指令

8.3 五、流水线性能 1. 吞吐率 2. 加速比 Sp 单位时间内 流水线所完成指令 或 输出结果 的 数量 1. 吞吐率 单位时间内 流水线所完成指令 或 输出结果 的 数量 2. 加速比 Sp m 段的 流水线的速度 与等功能的 非流水线的速度 之比

8.3 3. 效率 流水线中各功能段的 利用率 由于流水线有 建立时间 和 排空时间 因此各功能段的 设备不可能 一直 处于 工作 状态 3. 效率 流水线中各功能段的 利用率 由于流水线有 建立时间 和 排空时间 因此各功能段的 设备不可能 一直 处于 工作 状态 mΔt 3 1 2 4 5 … … … n-1 n T时间 S空间 空间 S4 S3 S2 S1 (n-1) Δt

8.3 3. 效率 mnΔt m(m + n -1) Δt 流水线中各功能段的 利用率 效率 = = 流水线各段处于工作时间的时空区 3. 效率 流水线中各功能段的 利用率 流水线各段处于工作时间的时空区 流水线中各段总的时空区 效率 = m(m + n -1) Δt = mnΔt mΔt 3 1 2 4 5 … … … n-1 n T时间 S空间 空间 S4 S3 S2 S1 (n-1) Δt