第3章 集成逻辑门 1. 二极管 - A K 阴极 阳极 + - 正向 P区 N区 反向 导通区 截止区 PN结 A K 击穿区 + 0.5 0.7 /mA /V A K 阳极 阴极 PN结 - A K +

2. 三极管 collector c iB iC b base e NPN emitter Uce ≈ 0.3V Ube ≈ 0.7V 集电极 collector c N P iB iC 集电结 b 基极 base 发射结 e NPN 发射极 emitter Uce ≈ 0.3V Ube ≈ 0.7V

一、TTL 与非门 1. A、B 只要有一个为 0 T1 — 多发射极三极管 等效电路： T2 、 T4截止 T3 、 D 导通 +VCC R1 4k A D2 T1 T2 T3 T4 D R2 1.6k R3 1k R4 130 Y 输入级 中间级 输出级 D1 B T1 — 多发射极三极管 1. A、B 只要有一个为 0 1V 等效电路： 5V e1 e2 b c RL 0.7V 0.3V 3.6V T2 、 T4截止 T3 、 D 导通

2. A、B 均为 1 理论： 实际： T2 、 T4 导通 T3 、 D 截止 uO = UCES4 ≤ 0.3V +VCC +5V R1 4k 1.6k 130 理论： RL +VCC T3 4.3V 2.1V A T2 D T1 Y B 0.7V 实际： 3.6V T4 0.3V D1 D2 R3 1k T2 、 T4 导通 输入级 中间级 输出级 T3 、 D 截止 TTL 与非门 uO = UCES4 ≤ 0.3V

整理结果： A B Y 1 1 1 1 A B & +VCC +5V R1 R2 R4 4k 1.6k 130 T3 A T2 D 1 1 1 A T2 D T1 1 Y B T4 D1 D2 R3 A B & 1k 输入级 中间级 输出级 TTL 与非门

输出高电平UOH ≥2.4V 输出低电平UOL＜0.4V TTL与非门的电压传输特性

④ 噪声容限UNL、UNH 实际应用中，由于外界干扰、电源波动等原因，可能使输入电平UI偏离规定值。为了保证电路可靠工作，应对干扰的幅度有一定限制，称为噪声容限。 低电平噪声容限是指在保证输出高电平的前提下，允许叠加在输入低电平上的最大噪声电压(正向干扰)，用UNL表示： UNL=UOFF-UIL 若UOFF=0.8V, UIL=0.3V，则UNL=0.5V。 高电平噪声容限是指在保证输出低电平的前提下，允许叠加在输入高电平上的最大噪声电压(负向干扰)， 用UNH表示： 若UON=1.8V，UIH=3V，则UNH=1.2V。

当UI＜UT时II为负，即II流入信号源，对信号源形成灌电流负载。当UI＞UT时II为正，II流入TTL门，对信号源形成拉电流负载。 若UOFF=0.8V，R1=3kΩ，可求得RI≤0.7kΩ，这个电阻值称为关门电阻ROFF。可见，要使与非门稳定地工作在截止状态，必须选取RI＜ROFF。 为了保证与非门稳定地输出低电平，应该有UI≥UON。此时求得的输入电阻称为开门电阻，用RON表示。对于典型TTL与非门，RON=2kΩ，即RI≥RON时才能保证与非门可靠导通。

与非门处于开态时，输出低电平，此时V5饱和，输出电流IL从负载流进V5，形成灌电流。 TTL与非门输出低电平的输出特性

与非门处于关态时，输出高电平。此时V5截止，V3微饱和，V4导通，负载电流为拉电流。 TTL与非门输出高电平时的输出特性

扇入系数和扇出系数 扇入系数是指门的输入端数。扇出系数NO是指一个门能驱动同类型门的个数。当TTL门的某个输入端为低电平时， 其输入电流约等于IIS(输入短路电流)；当输入端为高电平时， 输入电流为IIH(输入漏电流)。而IIS比IIH大得多，因此按最坏的情况考虑，当测出输出端为低电平时允许灌入的最大负载电流ILmax后，则可求出驱动门的扇出系数NO：

二、TTL 或非门 1. A、B只要有一个为 1 T2 、 T4 饱和 T2 、T3 、 D 截止 uO = 0.3V +VCC +5V R1 A D1 T1 T2 T3 T4 D R2 R3 R4 Y R1 B D1 T1 T2 二、TTL 或非门 1. A、B只要有一个为 1 2.1V 1V RL +VCC 3.6V 0.3V 0.3V T2 、 T4 饱和 T2 、T3 、 D 截止 输入级 中间级 输出级 uO = 0.3V

2. A、B 均为 0 iB1、i B1分别流入T1、T1 的发射极 T2 、 T2均截止 则 T4 截止 T3 、 D 导通 +VCC +5V R1 A D1 T1 T2 T3 T4 D R2 R3 R4 Y R1 B D1 T1 T2 2. A、B 均为 0 iB1 1V 5V 0.3 V iB1、i B1分别流入T1、T1 的发射极 RL i B1 T2 、 T2均截止 3.6V 则 T4 截止 T3 、 D 导通 输入级 中间级 输出级 TTL 或非门

整理结果： A B Y 1 1 A B ≥1 +VCC +5V R1 A D1 T1 T2 T3 T4 D R2 R3 R4 Y R1 B 1 1 A B ≥1 输入级 中间级 输出级 TTL 或非门

能否“线与”？ 2. 4. 3 TTL 集电极开路门和三态门 一、集电极开路门—OC 门(Open Collector Gate) 1、问题的提出 ： 能否“线与”？ G1 G2 答案：不能。

“线与”后必然有很大的负载电流同时流过这两个门的输出级。这个电流将远远超过正常工作电流，可能使门电路损坏。 (两个门的电流叠加) G1 截止 G2 导通

1. 电路组成及符号 2. OC 门的主要特点 外 接 A Y B 可以线与连接 V CC 根据电路 需要进行选择 +VCC +5V R1 1. 电路组成及符号 2. OC 门的主要特点 可以线与连接 V CC 根据电路 需要进行选择 +VCC +5V R1 A D2 T1 T2 T4 R2 R3 Y D1 B +V CC RC 外 接 +V CC RC Y A B & OC 门必须外接负载电阻 和电源才能正常工作。

线与连接举例： 线与 +V CC +V CC +VCC G1 RC RC A & Y1 Y1 A Y T2 Y B T1 T4 B G2 D & G2 +VCC C T1 T2 T4 Y2 D

二、 输出三态门 –TSL门(Three - State Logic) +VCC +5V R1 A T1 T2 T3 T4 D R2 R3 R4 Y B 1 D3 1. 电路组成 (1) 使能端低电平有效 Y A & B EN (2) 使能端高电平有效 使能端 Y A & B EN 1 EN

2. 三态门的工作原理 以使能端低电平有效为例： P = 1（高电平） Q D3 截止， 电路处于正常工作状态： P （Y = 0 或 1） 2. 三态门的工作原理 +VCC +5V R1 A T1 T2 T3 T4 D R2 R3 R4 Y B 1 D3 以使能端低电平有效为例： P = 1（高电平） Q D3 截止， 电路处于正常工作状态： P （Y = 0 或 1） 使能端

P = 0 (低电平) T2 、T4截止 Q D3 导通 uQ ≤ 1 V T3、D 截止 输出端与上、下均断开 P — 高阻态 +VCC +5V R1 A T1 T2 T3 T4 D R2 R3 R4 Y B 1 D3 P = 0 (低电平) T2 、T4截止 Q D3 导通 uQ ≤ 1 V T3、D 截止 可能输出状态： 0、1 或高阻态 输出端与上、下均断开 P — 高阻态 使能端 记做 Y = Z

3. 应用举例： Y A1 1 EN A2 G1 G2 (1) 用做多路开关 1 1 使能 禁止 禁止 使能 使能端

(2) 用于信号双向传输 A1 1 EN A2 G1 G2 使能 禁止 禁止 使能 1 1

… … … … (3) 构成数据总线 数据总线 A1 A2 An 1 1 1 1 G1 G2 Gn 注意： 任何时刻，只允许一个三态门使能， EN 1 … G1 G2 Gn A1 A2 An 1 … 1 … 1 … 注意： 任何时刻，只允许一个三态门使能， 其余为高阻态。