魏 微 中科院高能所 实验物理中心电子学组 2018/11/18 2014卓越中心考核报告 魏 微 中科院高能所 实验物理中心电子学组 2018/11/18

主要负责工作 完成领导交付的各项工作 电子学组副组长，负责ASIC设计相关工作 北方光源像素探测器预研前端ASIC读出芯片负责人 完成组内各项日常工作， 召集电子学组ASIC例会，各项ASIC相关技术讨论 组织两次同清华、科大、近物所的ASIC设计研讨会 北方光源像素探测器预研前端ASIC读出芯片负责人 完成四版芯片的主要设计、版图和主要测试工作 倒装焊工艺的测试、评估和联系工作 共同完成Sensor+ASIC的联调测试：铁源、同步束流测试 江门中微子实验PMT读出ASIC研究子课题负责人 波形采样芯片整体设计和方案确定，完成主要单元的具体设计 组织清华、科大等合作单位共同设计，组织例会讨论 ATLAS像素探测器升级IHEP-CPPM合作中方联系人 参加每周例会 同SMIC设计合作的三方联系 参加nEXO项目相关设计和技术讨论

北方光源硅像素探测器预研 针对同步辐射应用，力争实现实用化的硅像素探测器系统 通过数年的前期研究，参加国际合作，在读出电子学方面已有一定基础，通过该项目的研究，希望掌握像素读出芯片设计和测试的关键核心技术 项目时间：2012~2015 探测器整体方案基于成熟的混合型像素探测器结构，即全耗尽体硅传感器+倒装焊连接+像素ASIC读出芯片方案 项目验收指标 灵敏面积：8cm×8cm 像素尺寸：200μm× 200μm 帧刷新率：> 100Hz 动态范围：20bit 能量范围：8~20keV 项目设计指标 灵敏面积：8cm×8cm 像素尺寸：150μm× 150μm 帧刷新率：1kHz 动态范围：20bit 能量范围：8~20keV

任务完成情况——同步硅像素读出芯片 读出芯片设计 读出芯片测试 读出芯片阶段性结果通过了项目专家评审 2013.7 完成读出芯片v1.0（负极性）设计流片，12×20阵列 2013.9 完成读出芯片v1.1（正极性）设计并提交流片，12×20 2013.11 完成双阈值多色模式读出芯片第一版设计并提交流片，针对后续项目发展预研 2014.1 将设计工艺由Chartered移植至SMIC工艺v1.2 读出芯片测试 完成测试Firmware的设计和调试，完成部分测试数据处理和刻度的算法 完成以上四版芯片的纯芯片测试工作，芯片工作均正常，且和仿真结果相符 共同完成Sensor+ASIC打线后的联调测试，包括铁55放射源测试和同步光束流测试，未发现芯片设计的显著问题 读出芯片阶段性结果通过了项目专家评审 已完成工程批最终尺寸的流片，将于年底进行样机模块的测试

当前进展——纯芯片测试 ASIC读出芯片测试环境 ASIC读出芯片版图 ASIC读出芯片实物图和打线连接 ASIC读出芯片测试子、母板

读出芯片测试（纯芯片） 刻度前 阈值 刻度前 噪声 刻度前 S-curve 刻度后 阈值 刻度后 噪声 刻度后 S-curve 采用统一阈值时，阈值分布标准差为161.8e-，噪声平均值为87.3e- 刻度后，阈值分布标准差为22.9e-，显著改善，噪声平均值为88.4e-基本不变 刻度后 阈值 刻度后 噪声 刻度后 S-curve

最高帧刷新率 阈值设定在之前寻找的最小无噪声触发可甄别电荷处 S-curves @clk=500kHz, scan step=100e, 50e S-curves @clk=30MHz, scan step=100e, 50e 阈值设定在之前寻找的最小无噪声触发可甄别电荷处 增加系统时钟至30MHz（母板的上限频率），噪声平均值未发现明显增加，表明没有显著时钟串扰 按此系统时钟频率，芯片最高帧刷新率可达1.8kHz（72×104阵列规模，按9个并行输出计算）

当前进展——Sensor联调和束流测试 8×8 Sensor原型片（by 微电子所） Sensor+ASIC在同步束流上进行联合测试

Sensor联调模拟波形 单光子成形输出和甄别输出 @束流能量8keV @BSRF 1W2B 单光子成形输出和甄别输出 @55Fe源（5.9keV） @Hall 3 高计数率情况成形输出和甄别输出 计数率＞1.5MHz/pixel 未发现明显饱和 @BSRF 1W2B

Counting vs 甄别阈 @ 束流能量 18keV 16keV 14keV 10keV 8keV 12keV

实测性能和目标芯片指标对比 对比指标 Pilatus I chip Pilatus II chip 本设计 像素尺寸 217μm×217μm 像素阵列 44×78 60×97 72×104 帧刷新率 10Hz (Pilatus 1M) 30Hz (Pilatus 2M) > 1kHz ( 360k pixels) 读出时钟 10MHz 66.6MHz > 17MHz 读出死时间 6.7ms/fr 2.85ms/fr 116.7ns/fr@30MHz 最高计数率 10kHz/Pixel 8MHz@low gain > 1MHz/Pixel 0.9MHz@high gain 能量探测范围 > 4keV 8~20keV 等效输入端噪声 75e- bump bond 123e- bump bond 87.3e- unbond 188e-@1pF wire bond 不一致性 55e- 10e- ~ 13e- < 60e- 计数深度 15bit 20bit

倒装焊工艺评估 配合完成倒装焊测试芯片的裸片测试工作 讨论制订划片、封装和倒装焊样片测试方案 完成了三家单位的倒装焊样片近20片的测试评估（打线by樊磊、制版及焊接by张杰）和数据分析 同裸片测试结果对比，候选工艺A可达到接近100%的成功率，几乎无坏点，可选为倒装焊最终工艺 其他候选工艺，可作为今后共同研究的合作单位 候选工艺A：倒装焊样片 倒装焊测试芯片：工程批流片 GF 0.35um，芯片72×104列 倒装焊芯片测试子板 候选工艺B：倒装焊样片

北方光源硅像素读出芯片总结 北方光源硅像素探测器预研读出ASIC完成了从需求分析、电路设计、流片制造，到封装测试的过程 MPW芯片包含24×20像素阵列和全部最终模块，经过芯片自测试和与Sensor联调测试，主要性能均满足设计需求 同主流同类探测器芯片性能指标对比，目前的部分测试结果达到或好于目标芯片 联调噪声等其他指标需改进封装和实验条件 倒装焊工艺评估 封装后和裸片测试的结果对比，证明测试方案是合理可行 通过对三家候选工艺的评估，找到了系统封装的选用工艺 MPW读出芯片和测试结果已通过项目专家评审 已进行工程批流片，将于年初开展样机模块的系统封装和联调

江门中微子实验波形采样芯片设计进展 2014.3开始波形采样芯片方案讨论和设计 负责芯片整体设计、版图和关键模块采样保持单元的设计 同清华、科大开展合作设计 江门读出电子学的候选方案之一，此关键技术也可推广到未来其他实验中 芯片设计目标 采样率：1Gsps，0.5Gsps~2Gsps采样率可调节 模拟带宽＞300MHz 8+1通道，256存储深度/Chn 自触发/外触发，片上ADC，RoI读出 Chartered 0.18μm工艺

波形采样芯片设计当前进展 完成了全芯片行为级原理图的设计和仿真，各模块实际设计可直接替换行为级模块进行验证，关键单元包含： 高速采样时序 完成了全芯片行为级原理图的设计和仿真，各模块实际设计可直接替换行为级模块进行验证，关键单元包含： 采样变换单元 延迟链和高速采样时序 锁相环 分布式Wilkinson ADC ADC局部高速时钟产生 确定了整体方案和采样时序 波形采样芯片原理框图 采样变换单元行为级原理图

波形采样芯片当前进展和计划 完成了芯片各模块原理图的设计 开始单元版图的整体设计 计划12月底提交第一版芯片流片 锁存器 +inBuf +outTBuf ×8/10/12 比较器 采样保持 +读出buf 分布式AD变换和读出时序 时钟产生和整体时序

其他项目 ATLAS像素探测器升级 参加nEXO中微子实验的设计讨论 同CPPM保持例会和规律合作 共同研究国内HVCMOS工艺的可行性，组织和SMIC联系 开展HVCMOS工艺基于国内项目实际应用的预研工作 跟踪ATLAS像素探测器升级中HVCMOS技术的相关进展 参加nEXO中微子实验的设计讨论 波形采样方案中逐次逼近片上ADC的设计 模拟串行方案的设计和讨论

其他工作 高能所实验物理中心电子学组副组长，负责ASIC设计相关工作 指导联合培养硕士生1名，本科毕业生1名，协助指导在职博士生1名， 完成组内各项日常工作 参加组内各芯片的方案和设计讨论 召集电子学组ASIC例会，各项ASIC相关技术讨论 组织两次同清华、科大、近物所的ASIC设计研讨会，并作报告 指导联合培养硕士生1名，本科毕业生1名，协助指导在职博士生1名， 相关的论文审稿工作；年报的编写；组内外宾参观和接待

会议、文章与经费 发表文章： 参加会议： 争取经费和经费管理： 参加AFAD2014会议，并作同步硅像素进展报告 参加FCPPL2014 Workshop，和相关课题组讨论ATLAS像素项目和JUNO水下电子学相关问题 参加第十七届核电子学与探测技术年会，所写文章获年会“优秀论文奖” 发表文章： 魏微，江晓山，李怀申，等，用于同步辐射的计数型硅像素探测器读出芯片初步设计，第十七届核电子学与核探测技术学术年会论文集 龙彪，魏微，刘书焕，等，基于电流模式的硅像素探测器前端读出ASIC设计，核电子学与探测技术，已接收 争取经费和经费管理： 获得自然科学基金青年基金支持“基于电流模式的能量测量像素读出芯片设计和架构的研究”，30万元，2014.01~2016.12 协助管理自然科学基金重点项目经费使用“半导体像素探测器读出ASIC的设计及性能研究”，320万元

Thank you！ 后续工作计划 全力保证北方光源硅像素探测器项目进度 完成江门波形采样芯片的原型设计 完成各项其他工作 预计年底完成1：1 Sensor+ASIC倒装焊展示片 年底完成1：8 倒装焊工艺研究 至明年上半年前完成Module的设计，芯片最终设计定型 完成江门波形采样芯片的原型设计 按照工程要求把关各子单元设计 12月底提交流片 预计2015年初可获得芯片，组织测试工作 完成各项其他工作 Thank you！