Chapter 7 單載子場效電晶體(FET) 電子電路與實習 Chapter 7 單載子場效電晶體(FET) 四技一年級下學期 授課教師：任才俊

※ MOSFET: Metal Oxide Semiconductor Field-Effect Transistors

MOSFET物理結構 N-channel MOSFET的物理結構，乍看之下與NPN型BJT很相似，但兩者有所不同： FET的兩塊N型半導體摻雜濃度(doping concentration)相同，即FET是對稱的結構，而BJT的Emitter摻雜濃度遠高於Collector。 中間p型半導體並未刻意像BJT的Base一樣做得很薄。 中間p型半導體先鍍上一層SiO2後再接外部導線，而BJT的Base則直接接上外部導線。由於 SiO2是絕緣體無法導電，此為輸入電流為零的關鍵。 圖8.4 S D n p n SiO2 G

N-channel MOSFET 物理結構 MOSFET與BJT在結構上大同小異，而它們真正的不同點在於設計觀念上： FET徹底揚棄以PN界面控制電流的想法，改以電場控制半導體內自由電子(或電洞)的流動，同樣達到控制電流的結果。(這是場效電晶體名稱的由來。)

N-channel MOSFET 物理結構 S D n p n VG(+) n-channel (a) 在SiO2絕緣層加上正電壓(VG) ，當VG足夠大時，聚集在SiO2絕緣層下方的自由電子濃度將高於電洞濃度，形成一長條位於P型半導體內的帶狀N型半導體。由於它的形狀類似一條隧道，所以稱為N型通道(N-channel)。

N-channel MOSFET 物理結構 S D n p n VG(+) n-channel RS Rch RD (a) (b) 因VG吸引而產生的N型通道，剛好將原來分離的兩塊N型半導體連在一起，成為三塊彼此相連的N型半導體。等效上相當於一顆電阻(R)：

由於S極和D極的摻雜濃度很高，並且它們的截面積遠比由感應產生的N型通道寬，因此在一般情況下： n p n VG(+) n-channel RS Rch RD (a) (b) 由於S極和D極的摻雜濃度很高，並且它們的截面積遠比由感應產生的N型通道寬，因此在一般情況下： 在D極和S極間外加正電壓(VDS > 0)，可以預期會有電流(ID)由D極流向S極，其大小為：

由於Rch是由VG感應而生，因此藉VG改變Rch便可以控制ID，所以FET是一顆名符其實的電壓控制電流元件。 因為輸入端(G極)為絕緣層，故IG = 0，使得流入D極的電流必定等於流出S極的電流，所以FET只需考慮一個電流(ID)，是FET比BJT簡單好用的主因。

Enhancement-type (加強型) N-channel MOSFET 圖8.6 p-substrate B G n+ D S 在P型的基體(Substrate)上，利用Doping 產生兩個n型區域 接著在兩個N型區域之間鍍上SiO2絕緣層，最後再連上金屬導線。它之所以稱為N-channel MOSFET是因為由感應所產生的是N型通道

MOSFET包括作為連線的金屬(Metal)，絕緣層的二氧化矽(Oxide)以及作為主體的半導體(Semiconductor)，三者組合成為以電場控制電流的電晶體(FET)。 三個端點分別稱為閘極(Gate)、源極(Source)和汲極(Drain)。G極作用好似閘門，用來控制通道；S極為帶電載子(自由電子)的源頭，而D極表示帶電載子流入的端點。 圖8.6 p-substrate B G n+ D S

為防止PN界面處於導通狀態，所以P型substrate必須接電路的最低電位，就能專注在S、D、G三個端點上，而忽略substrate。

G D S 右圖是n-channel MOSFET的電路符號。實際上D極和S極結構完全相同，區分的方式是載子流出者為S極，而流入者為D極。由於n-channel FET的載子是電子，而電子從低電位流到高電位，所以接高電位的是D極，接低電位的是S極。

截止模式(Cutoff mode) 三極模式(Triode mode) VGS < Vt, Vt > 0 當VGS很小時無法產生通道，此時channel處於關閉(OFF)狀態。當VGS 大於臨界電壓(threshold voltage)Vt，channel才由關閉狀態進入導通(ON) 。 當VGS<Vt，ID =0 三極模式(Triode mode) VGS > Vt ，VDS < VGS  Vt channel導通，等效上像一顆電阻，其阻值與VGS有關，然而真正決定Rch的是VGS  Vt 而非VGS。

ID隨(VGS  Vt )及VDS上升而增加。 ID與VDS及Vt的關係如下： k與自由電子的移動率(mobility) μn及channel的實際結構有關： ※Cox為SiO2絕緣層與channel所形成之單位面積電容量

飽和模式(Saturation mode) VGS >Vt ，VDS  VGS  Vt pinch-off 發生，ID不再隨VDS上升而增加。ID只和(VGS  Vt )有關而和VDS無關。 將VDS = VGS  Vt 代入便得到saturation mode的電流： ID = k(VGS  Vt )2 S VGS n p n VDSVGS, eff pinch-off (夾止)發生

n型半導體 當VGS < Vt，ID = 0， FET處於cutoff mode 當VGS > Vt 且VDS < VGS－Vt 時，FET處於triode mode，ID隨VDS上升而增加 當VDS  VGS－Vt ，FET處於saturation mode，ID保持定值不再隨VDS改變。 saturation mode cutoff mode VDS VGS－Vt triode mode ID

Depletion-type (空乏型) N-channel MOSFET Depletion-type與 Enhancement-type N-channel MOSFET的結構完全相同，只是在製作時事先在P型substrate中植入自由電子形成一個n-channel，使得在VGS = 0V時channel已經呈導通狀態。 n p n

G D S Depletion-type等效上是將enhancement-type n-channel MOSFET的Vt　由正電壓改變成負電壓，其他所有特性皆相同。 VGS,eff = VGS  Vt = VGS + | Vt |

Juction-FET 另一種FET利用PN-junction 在反向偏壓時產生空乏區(Depletion region)的特性來控制channel的導電性，稱為Junction-FET(JFET)。 D G p p S

雖然JFET和depletion-type MOSFET基本結構及工作原理不同，但特性卻完全相同，它們的Vt同為負值。 當VGS = 0時，channel處於導通狀態，和depletion-type MOSFET相同。當VGS < 0，如下圖， PN-junction的depletion region範圍增加，造成channel寬度縮小，Rch因而增加，當VGS低於一臨界電壓Vt (負值)時，channel完全關閉，此時JFET進入cutoff狀態，特性又和depletion-type MOSFET相同。 雖然JFET和depletion-type MOSFET基本結構及工作原理不同，但特性卻完全相同，它們的Vt同為負值。 Depletion region VGS  + p VDS ID

P-channel MOSFET 就像BJT有NPN與PNP電晶體一樣，P-channel FET結構與N-channel FET類似，差別在於載子是電洞而非自由電子。 實用上以N-channel FET為主。但因為 P-channel FET的特性與N-channel MOSFET剛好有互補關係，在許多應用上發揮很大的功效，例如有名的CMOS(Complementary MOS)電路即巧妙利用它們的互補特性，成為應用非常廣泛的電路結構。

p-channel MOSFET的物理結構是在N型基體上製作兩塊P型半導體，它們的摻雜濃度相同且濃度很高(P+)。兩塊P型半導體分別作為S極和D極，而它們之間的n型半導體先鍍上SiO2後再接外部導線作為G極，結構與N-channel MOSFET類似。 圖8.15 n-substrate B G p+ D S

G極加上負電壓(VGS < 0) ，當VGS的負電壓足夠大時，聚集在SiO2 絕緣層下方的電洞濃度將高於自由電子濃度，形成一長條P型通道。p-channel MOSFET同樣利用VGS控制通道電阻以控制電流(ID)，工作原理與N-channel MOSFET 相似，只是載子不同而已。 圖8.15 n-substrate B G p+ D S

右圖是Enhancement-type P-channel MOSFET的電路符號。 G S D 右圖是Enhancement-type P-channel MOSFET的電路符號。 同樣定義載子(電洞)流出者為S(Source)極，而流入者為D(Drain)極。接高電位的是S極，接低電位的是D極。

在討論P-channel MOSFET 的特性時，和N-channel MOSFET一樣只需考慮兩個電壓及一個電流。由於通常S極的電位最高，所以我們選擇(VSG，VSD，ID)作為元件參數，其中ID 的方向由S極流向D極。下圖利用VSG控制channel導通電阻，再觀察VSD與ID的關係，所得結果便是元件特性。 G S D VSG VSD + 

截止模式(cutoff mode) 三極模式(triode mode) VSG－Vt < 0 ID = 0 VSG －Vt  0且VSD < VSG,－Vt ID隨VSD和(VSG－Vt ) 上升而增加 。

飽和模式(saturation mode) VSG －Vt  0且VSD  VSG －Vt ID不隨VSD改變而達到飽和狀態。 將VSD = VSG －Vt代入即可得到飽和電流： P-channel MOSFET同樣有depletion-type 及JFET，差別只是它們的Vt為正值，除此之外所有enhancement-type的方程式皆適用於depletion-type MOSFET及JFET。 ID = k (VSG －Vt )2

例一 在以下情況求VD。 (1)VG= 1V； (2) VG= 3V； (3) VG= 5V。 VG RD 5K VDD = 10V

例二 在以下情況求VD。 (1)VG= 1V； (2) VG= 5V； (3) VG= 10V。 VDD = 10V RD 5K VG 2K RS 2K 例二 在以下情況求VD。 (1)VG= 1V； (2) VG= 5V； (3) VG= 10V。

例三 (1) 若RD=4KΩ，VG=6V，請設計RS使FET工作在saturation mode且ID=1mA。 (2) 若VG=5V，請設計RS和RD使得FET工作在saturation mode，且ID=1mA，VD=6V。 圖E8.3 VG RD VDD = 12V RS

例四 (1) 若RS=1.5KΩ，RD=2k Ω ，求ID。 +10V RD 10V 例四 (1) 若RS=1.5KΩ，RD=2k Ω ，求ID。 (2) 請設計RS和RD使得FET工作在saturation mode且ID=1mA，VD=−4V。

RS +10V RD 3K 4K 例五 如右圖電路，求ID。

例六 請設計電阻值使得FET工作在saturation mode且ID=1mA，VS=3V，VD=8V。 VDD = 12V R1 RD RS R1 R2 例六 請設計電阻值使得FET工作在saturation mode且ID=1mA，VS=3V，VD=8V。

例七 請設計電阻值使Q1、Q2皆工作在saturation mode並且得到以下偏壓：ID1=1mA，VS1=10V，VD1=4V，ID2=16mA。 圖E8.7 RS1 VDD = 18V RS2 R1 R2 RD1 Q1 Q2

總結 FET有三個工作模式，在saturation mode的特性為： 上式表明ID和(VGS  Vt)呈平方關係，而不是理想的線性關係， 因此FET有時被稱為平方律元件(square-law device) 。 當信號變動很小時，ΔID與ΔVGS呈線性關係，其比例常數為gm： 上式表示在小信號時，其輸出電流和輸入電壓變動呈理想的線性關係，特性與BJT相同。 ID = k(VGS  Vt)2

由於SiO2絕緣層的緣故，使得FET的輸入電阻趨近無限大，是其先天的優點。 BJT似乎要被淘汰出局了？ 答案是未必，原因是BJT的gm通常遠比FET大，在相同的偏壓電流下有較大增益，所以能彌補輸入電阻不大的缺點。 BJT與FET的特性，前者在active mode，後者在saturation mode，特性近似於理想的三端元件，故被廣泛用來作為放大器。

開關電路 FET本身是一個很好的開關元件 以N-channel MOSFET為例： 當VGS  Vt，channel處於截止狀態，ID = 0，相對於開關處於開(open)的狀態。 當VGS > Vt，channel處於導通狀態，ID  0，相對於開關處於關(close)的狀態。 D S G

設計範例A： 設計一個警示電路，在正常情況下，偵測器輸出電壓 Vx = 0V，而當有人侵入時 Vx = 5V。於是我們設計下圖的警示電路，其中 RD用來決定LED導通時的電流(對應LED的亮度)。 VX RD +6V 當Vx = 0V，FET處於cutoff mode，ID = 0，LED不發光，表示無人侵入。 當Vx = 5V，FET工作於triode mode，ID  0，LED發光。

FET與BJT開關電路的異同： BJT： FET： +6V RC LED RB Vx BJT： BJT利用cutoff mode 及saturation mode 對應開關“open”及“close”兩個狀態，而FET則以cutoff mode 及triode mode 對應。 FET的電路比BJT少一顆電阻(RB)，結構較簡單。 因為BJT工作在saturation mode 時，VBE = 0.7V，VCE(sat) = 0.2V，所以在電壓電流計算上較簡單。反之FET通常需要解一元二次方程式，運算上較複雜。 VX RD +6V FET：

設計範例B 設計另一個開關電路，功能是作為電源供應器(power supply)的保護電路。當電源供應器輸出電流太大時，必須有一個保護電路能自動切斷電流，以免其內部元件因電流太大而燒燬。 power supply VCC Rsense Q2 Io VG2 Q1 RC Load 其中Q1是小功率的PNP型電晶體，而Q2 是大功率的P-channel MOSFET。 此處之所以採用pnp型電晶體和P-channel MOSFET，是因為電路結構上不適合NPN型電晶體和N-channel MOSFET。

保護電路在正常情況下： 輸出電流Io不大，所以讓Q1處於 cutoff mode： 故IC1 = 0，此時 所以VSG2 = VDD >> | Vt |，此時Q2工作於triode mode，因此： 即輸出電壓幾乎不受外加保護電路的影響。

由以上可知保護電路是利用Rsense偵測輸出電流Io，當Io太大時啟動Q1，再利用IC1控制Q2將輸出端與電源供應器切斷，達到保護的目的。 保護電路在特殊情況下： 由以上可知保護電路是利用Rsense偵測輸出電流Io，當Io太大時啟動Q1，再利用IC1控制Q2將輸出端與電源供應器切斷，達到保護的目的。 Io過大時(例如不慎將輸出端接地) ，此時(忽略IB1) 使得Q1導通，所以VG2 = IC1RC 電壓上升而VSG2下降。若電路適當設計的話可以使VSG2 < |Vt|，則Q2進入 cutoff mode 強迫輸出電流Io = 0，自動達到保護電路的目的。

理想的放大器元件是一個能以電壓控制電流的元件。在FET的三個工作模式中，在triode mode 及saturation mode，我們都能以電壓(VGS)控制電流(ID)，問題是哪一個模式比較適合作為放大器？ (以N-channel MOSFET為例) G D S

當FET工作於triode mode時，其V-I關係為： 在此模式下，ID除隨VGS改變外也受VDS影響，而通常VDS又隨ID變動而改變。因此ID的關係很複雜，若應用在放大電路上將造成信號失真 。

當FET工作於saturation mode時，其V-I關係為： 在此模式下ID只隨VGS改變，特性與理想的電壓控制電流元件類似，差別在於ID與(VGS－ Vt)呈平方而非簡單的線性關係。

在小信號變動的情況下， ID 與 VGS 的關係為： 因此在小信號情況下，ID的變動與VGS的變動呈線性關係，而比例常數gm由元件特性(k)及偏壓電流(ID)共同決定，因此saturation mode 是最適合放大器的工作模式。

CS放大器 Step 1： G極偏壓 R1、R2設定VG，因為IG = 0，故： VDD 所以適當選擇R1、R2便能得到所要的G極偏壓。 由於不像BJT需考慮IB的影響，通常選擇M 級的大電阻以增加放大器的輸入電阻，是FET優於BJT之處。 R1 VDD R2 ID

CS放大器 Step 2：加入RS RS穩定增益並設定ID： 加入RS 之後，當 ID因溫度變化而下降時，S極偏壓VS隨之下降而VGS 自動上升(因為VG保持不變)，結果造成ID增加， 反之亦然；因此RS能使ID自動保持穩定，增益也隨之穩定。 決定偏壓電流ID： 給定VG的情況下，RS直接決定ID。 R1 VDD R2 ID RS

CS放大器 Step 3：加入RD RD將電流轉成電壓變動並設定VD： 將電流轉換成電壓變動，才達成放大的作用。 VDD 決定D極偏壓(VD)： 在給定ID的情況下，RD直接決定VD，所以VD和RD有很大關係。 R1 VDD R2 RD RS

CS放大器 Step 4：直流偏壓設計 ID通常選擇mA範圍的電流，而端電壓方面並沒有特別法則可依循，不過對於初學者一般建議選擇： 當信號被放大時，輸出信號以VD為中心上下擺動，其擺動範圍的上限是VDD(超過的話會造成嚴重失真)，下限則是VG Vt(當VDS = VGS  Vt 即VD = VG  Vt時，FET進入triode模式，同樣造成失真)。因此VD的最佳選擇是在上限和下限的中點，即：

CS放大器 Step 5：加上電容 藕合電容(CG)： 以免VG受輸入信號源的影響。 藕合電容(CD)： 以免VD受負載的影響。 旁路電容(CS)： 由於RS會大幅降低增益，所以在S極加上CS以消除RS的影響。 由於S極電容(CS)的緣故，對小信號而言S極相當於交流接地，故名為共源極放大器(Common Source amplifier, CS 放大器) VDD RD R1 CD Vo CG Vi R2 RS CS RL

CG放大器 將信號由S極輸入並將G極電壓(VG)保持不變，同樣可以達到變化VGS 的目的。 CG作為旁路電容以保持VG不變及CS 為輸入藕合電容外，其餘偏壓電路皆與CS放大器相同。 由於CG的緣故，對小信號而言G極相當於交流接地，故名為共閘極放大器(Common Gate amplifier, CG 放大器)。 VDD RD R1 Vo R2 RS CS RL Vi CD CG

CG放大器的直流偏壓設計與CS放大器相同，因此CS放大器的設計方法可直接用於CG放大器，但兩者交流特性有所不同： 由於S極的輸入電阻遠比G極小，所以CG放大器的輸入電阻(Rin)遠比CS放大器小。 當S極輸入信號電壓上升時，ID下降造成D極電壓上升，所以CG放大器的輸出信號與輸入信號同相，而CS放大器則反相。 CG放大器的高頻響應較佳。

CD放大器 和CS放大器同樣由G極輸入信號，差別在於輸出端改在S極而不在D極，由於輸出在S極，RD完全沒有作用所以將D極接至VDD。 CS則為藕合電容以免RL影響S極偏壓 。 由於D極接到 VDD，對交流信號而言相當於接地，故稱為共汲極放大器(Common Drain amplifier, CD放大器)。 VDD R1 Vo CG R2 RS CS RL Vi

CD放大器 電壓增益小於1，作用在於推動需要大電流的負載。由於CD放大器的輸入通常是大信號而非小信號，其偏壓設計與CS/CG放大器不同，通常ID較大以避免信號失真。

以上CS、CG及CD三種FET放大器剛好對應BJT的CE、CB及CC放大器，它們不僅有相同的偏壓電路，同時特性也類似。只要先清楚CE放大器的偏壓電路及工作原理，之後CB及CC放大器自然容易理解，而CS、CG及CD放大器也是它們的自然衍生，當然不難領會。

IC放大器 在現代積體電路(Integrated Circuit, IC)製作中，由於大電阻所佔的面積遠比電晶體大，所以設計上會儘量利用電晶體取代電阻的功能。 左圖是一個積體電路CS放大器的簡化電路圖，它利用一個電流源取代放大器的RD。因為電流源的輸出電流很穩定，故可以直接將S極接地以省略RS及CS。另外由於電流源的輸出電阻很大(等於很大的RD)，故能獲致非常高的增益。 VDD I Vo Vi

小信號分析 小信號模型 在小信號情況下， 因此

在saturation mode 中，通常假定ID 與VDS 無關，但實際上ID仍受VDS影響，只是影響很小故予以忽略。這個特性與BJT的Early effect 類似，稱為channel modulation effect；所以ID在saturation mode的完整表示式為： 其中VA是一個大電壓，是由元件結構所決定的參數。由於VA很大，所以通常忽略channel modulation effect。[註：有些教科書以  = 1/VA 描述這個效應。]

將channel modulation effect考慮之後： 因此 表示vds和id 類似一顆為 ro電阻的關係。

FET小信號等效模型 輸入端為斷路(open)狀態，電流源表示id 與vgs的關係，而ro則是由channel modulation effect造成的。 在相同的偏壓電流下，FET的gm遠比BJT小，此為BJT優於FET之處，但FET輸入電阻趨近於無窮大的特性卻是BJT所不及。 ro通常很大，在簡化的分析裡常忽略不計。 G D ro gmvgs vgs +  S

CS放大器小信號等效電路 + vgs  左上圖為CS放大器的小信號等效電路(不含信號源及負載)，其中所有電容皆視為短路。 ro R1 R2 vgs +  gmvgs ro RD 左上圖為CS放大器的小信號等效電路(不含信號源及負載)，其中所有電容皆視為短路。 左下圖為CS放大器等效電路，其中Rin為放大器的輸入電阻，Avo為開路增益(即輸出端不接任何負載時的增益)，Ro為輸出電阻。 +  Rin vin Avovin Ro

CS放大器小信號等效電路： 輸入電阻Rin 開路增益Avo 輸出電阻Ro

CS放大器小信號等效電路： 在Rin方面，由於CS放大器的R1、R2通常很大(M 級)， 因此它的Rin遠大於CE放大器(K 級)，這是CS放大器的優點。 在增益方面，由於相同偏壓電流下FET的gm比BJT小，所以CS放大器的Avo 小於CE放大器，這是CS放大器的缺點 在Ro方面，CS和CE放大器大致相同。

有了等效電路之後，在實際信號源及負載的分析就變得很簡單。 +  Avovin Ro vo RL vin Rin Ra va 其中Ra為信號源電阻，RL為負載。由於Ra導致放大器「真正看到」的信號不是va 而是vin 。

放大器等效電路加上信號源及負載： Vin 輸出端 VO 整體增益 Av

+ vgs  ro VDD RD R1 CD Vo CG Vi R2 RS CS RL R1 R2 gmvgs RD RL Vi Ri id Vo

CG放大器 CG放大器和CS放大器主要差別在於Rin大幅降低，因此造成增益下降。不過由於CG放大器的高頻響應比CS放大器好，所以常用在高頻放大器。 CG放大器很少單獨使用，通常都搭配CS放大器形成著名的cascode放大器，以得到高增益及良好的高頻響應。

+ vgs  ro R1 R2 gmvgs RD RL Vi Vo id Zo RS Zi VDD R1 RD CD Vo CS RL CG R2 RS

CD放大器 + vgs  ro Vi R1 R2 gmvgs RS RL Ri id Vo Zi Zo VDD R1 Vo CG R2 CS RL Vi

Vi R1 R2 vgs +  gmvgs ro RS RL Ri id Vo Zi Zo

FET類比開關 理想的類比開關(Analog Switch, AS) 當控制電壓Vcontrol = VL(低電位)時，開關open，完全將輸入信號和輸出端隔絕，此時： 當Vcontrol = VH(高電位)時，開關close，AS像一條金屬導線(阻抗為零)將輸入信號引導至輸出端使得： Vi Vo Vcontrol AS RL

BJT vs. FET BJT利用VBE可以控制IC，是一個電壓控制電流元件 當Vcontrol = 0V時，BJT在cutoff mode，IE = 0，Vo = 0，和理想AS在 “open” 時的特性相同。 當Vcontrol = VH (例：VH = 5V)，BJT處於導通狀態，此時視Vi 的大小，可能工作在active mode 或saturation mode。但不管工作在哪一個mode，其VBE 幾乎等於定值，即： Vi Vo Vcontrol RL

BJT vs. FET 由於AS在close的狀態下，必須Vo  Vi。但由於BJT的元件特性使然，Vo卻只和Vcontrol有關，所以BJT只好淘汰出局了。

BJT vs. FET 以n-channel MOSFET為例，以G極作為控制端，將信號由D極送入，而負載接於S極 當Vcontrol = VL時，FET處於cutoff mode，ID = 0，Vo = 0，和理想的AS在 “open” 時的特性相同。 當Vcontrol = VH，且VH > Vt (臨界電壓)，FET處於導通狀態。我們知道FET在導通狀態時可能工作在triode 或saturation mode。 Vi Vo RL Vcontrol

當FET工作在saturation mode時，其V-I關係為： 即ID不隨輸入電壓(Vi = VD)而改變。則 故Vo與Vi無關，不能作為AS。 ID = k(VGS  Vt )2

FET工作於triode mode，其V-I關係為： ID隨VDS上升而增加，FET等效上近似一顆電阻(RON)： 當(VG  Vt)>> VD，RON的電阻值很小，則

FET工作於triode mode 在(VG  Vt)>> VD的情況下，RON的電阻值很小。由等效電路得知， Vo Vi RL 由於RL >> RON的情況很容易成立，使得FET近似理想AS的特性。所以在(VG  Vt)>> VD的條件下，triode mode是適合AS的工作模式。

NMOS 類比開關 當VG = VL，FET處於cutoff mode，若輸入信號電壓太低，使得VGS > Vt，則FET會導通，造成Vo 隨Vi 變動。故使用時必須確定Vi 的最小值(Vmin)： 當VG =VH，FET處於triode mode，必須確定Vi 的最大值(Vmax)仍不會使FET進入cutoff mode，即： Vi Vo RL Vcontrol

例題6. 假設輸入類比信號的振幅在 5V之內，且所用n-channel MOSFET的Vt = 2V。在此情況下控制電壓的VH及VL應如何設定？ Vi Vo RL Vcontrol

CMOS 類比開關 利用N-channel 和P-channel MOSFET互補的特性，以製作一個RON幾乎不隨輸入信號改變的AS。 控制電壓Vn及Vp分別控制N-channel 和P-channel MOSFET，而兩者永遠處於不同電位，即(Vn = VH，Vp = VL)或(Vn = VL，Vp = VH)。 假設輸入類比信號的振幅在 5V之內，且所用的N-channel MOSFET的Vt = 2V而P-channel MOSFET的Vt = 2V。 Vn Vo RL Vp Vi

CMOS 類比開關 當Vn = 5V且Vp = 5V時， 當Vn = VL = 5V且Vp = VH = 5V，不管Vi 的大小(5V至5V)兩顆FET皆處於截止狀態，對應開關的 “open” 狀態。 當Vn = 5V且Vp = 5V時， (1) Vi在(5V，3V)之間，只有N-channel FET導通； (2) Vi在(3V，3V)之間，兩顆FET皆導通； (3) Vi在(3V，5V)之間，只有P-channel FET導通。

CMOS 類比開關 兩顆FET的RON隨輸入信號電壓而呈現不同的變化 當只有一顆FET處於導通狀態，所對應的RON很小；而在兩顆FET同時導通的情況下，雖然各自對應的RON較大，但等於兩顆電阻並聯)，所以合成的並聯等效RON約與上述情況相等。 因此Vi在(5V，5V)之間的RON幾乎不變，有效降低信號變形。

Homework Page 242 8 Page 279 2，5，6，7，9