第三章 微机基本系统的设计 第一章 8086程序设计 第二章 MCS-51程序设计 第四章 存贮器与接口 第五章 并行接口 第一章 8086程序设计 第二章 MCS-51程序设计 第三章 微机基本系统的设计 第四章 存贮器与接口 第五章 并行接口 第六章 计数器、定时器与接口 第七章 显示器与键盘接口 第八章 串行通信及接口 第九章 数模转换器和模数转换器接口
本章知识点 微处理器系统的构成 PC机的总线技术 ISA总线扩展技术 MCS-51单片机扩展技术 基于CPLD的设计
本章知识点 微处理器系统的构成 PC机的总线技术 ISA总线扩展技术 MCS-51单片机扩展技术 基于CPLD的设计
微处理器系统的构成 微处理器的总线 微处理器的支持电路 外围设备的扩展方法
微处理器的总线 微处理器系统的基本结构
微处理器的总线 地址总线的驱动 传送的是地址 单向
微处理器的总线 地址总线驱动常用器件--74LS244
微处理器的总线 数据总线的驱动 传送的是指令和数据 双向
微处理器的总线 数据总线驱动常用器件--74LS245
微处理器的总线 数据总线驱动常用器件--74LS245
微处理器的总线 数据总线驱动常用器件--74LS245
微处理器的总线 数据总线和地址总线的分离
微处理器的总线 数据总线和地址总线的分离
微处理器的支持电路 时钟电路 内部振荡器 外部振荡器
微处理器的支持电路 复位电路
微处理器的支持电路 CPU监控电路
外围设备的扩展方法 常用接口包括： 并行接口 键盘与显示器接口 定时器/计数器接口 串行接口 模数和数模转换接口
外围设备的扩展方法 存储器和 IO 组织： 内存映射式编址 输入输出映射式编址
外围设备的扩展方法 内存映射式编址 IO与存储器统一编址 无专门的输入输出指令 无专门的输入输出请求信号
外围设备的扩展方法 输入输出映射式编址 IO与存储器分别编址 专门的输入输出指令 专门的输入输出请求信号
外围设备的扩展方法 地址译码电路： 全译码电路 部分译码 线选电路
外围设备的扩展方法 全译码电路 除了存储器、输入输出设备需要的地址信号外，其他地址信号全部参加译码 地址的利用率高 电路复杂
外围设备的扩展方法 全译码电路
外围设备的扩展方法 全译码电路
外围设备的扩展方法 部分译码 除了存储器、输入输出设备需要的地址信号外，其他地址信号未全部参加译码 多个地址对应一个实际存储器或外设的地址，地址的利用率低 电路简单
外围设备的扩展方法 部分译码
外围设备的扩展方法 部分译码 0800H 4800H 8800H C800H 3800H 7800H B800H E800H 0000H
外围设备的扩展方法 线选电路 除了存储器、输入输出设备需要的地址信号外，其他地址信号直接控制存储器或输入输出设备 控制用的地址信号不能同时处于选中状态
外围设备的扩展方法 线选电路 A000H 6000H C000H A0-A12 A13、A14、A15
本章知识点 微处理器系统的构成 PC机的总线技术 ISA总线扩展技术 MCS-51单片机扩展技术 基于CPLD的设计
PC机的总线技术 十六位微处理器的接口电路 PC机的总线 PC XT总线 ISA总线
十六位微处理器的接口电路 8088为8位外部数据总线的微处理器 数据总线的驱动 数据、地址总线的分离
十六位微处理器的接口电路 8088的基本系统
十六位微处理器的接口电路 地址 数据 8088的基本系统
十六位微处理器的接口电路 8086为16位外部数据总线的微处理器 数据总线的驱动 数据、地址总线的分离 字/字节的寻址方式
十六位微处理器的接口电路 8086的 基本系统
十六位微处理器的接口电路 8086 --- 字/字节的寻址方式
PC机的总线
PC机的总线 PC XT 总线 最初应用在以8088为CPU的PC XT机上 8位数据线(称为8位槽)、 20位地址总线(寻址范围为1MB) 6条中断请求线 采用了62个引脚的插线槽
PC机的总线 ISA 总线 可选择使用8位或16位数据线 在工控机上为PC104总线
PC机的总线 PCI 总线 32位局部总线 用于486及以上的PC机中 独立于处理器的设计，通过改变主桥路可支持多种处理器 采用突发方式传输
PC机的总线 总线信号的类型： 数据总线 --- 数据传输 地址总线 --- 存储器与I/O寻址 控制总线 --- 读写信号、中断处理、 DMA处理 电源与地 --- ±12V、 ± 5V
PC XT总线 地址总线 A0-A19：输出用来对系统存储器或 I／O接口进行寻址； 可寻址的存储器空间为 lMB； 设计时考虑的I/O接口寻址范围为1K，使用了地址信号A0~A9
PC XT总线 数据总线 D0-D7：双向 用来在微处理器、存储器和 I／O接口之间传送数据、控制命令或信息
PC XT总线 控制总线 AEN ：输出，地址允许信号。该信号用来切断 CPU对总线的控制 -MEMR，-MEMW ：输出， 内存读、写信号 -IOR，-IOW ：输出，I/O读、写信号
PC XT总线 控制总线 IRQ2-IRQ7 ：输入， 第2级至第7级硬件中断请求输入信号 DRQl-DRQ3 ：输入，第l到第3的3条 DMA请求信号 DACK0-DACK3 ：输出，DMA通道0-3的 DMA响应信号
ISA 总线 地址总线 LA17—LA23(I/O)： ISA总线中新增的地址信号线，可以给系统提供多达16MB的寻址能力
ISA 总线 数据总线 SD8-SD15(I/O)： 系统数据总线的高字节信号，为保持与XT总线的兼容性，可通过增加的16位存储器或16位I/O接口控制信号确定所用的数据线的位数。
ISA 总线 数据总线 当此控制信号有效时，使用XT总线的低8位和新增加的高8位，即16位数据信号SD0-SD15
ISA 总线 控制信号 -MEMCS16 (I)：存储器16位数据选择信号 -IOCS16 (I)：I/O 16位数据选择信号 集电极开路门或三态驱动 SBHE(I/O)：系统总线高字节允许信号，有效时(高电平) ，表示数据总线传送的是高字节(SD8-SD15)。16位设备用此信号控制数据总线缓冲器接到 SD8-SD15
ISA 总线 中断请求信号 8259中断控制器增加为两片，而原有一片的IRQ2成为第二片的中断连接信号。将原有XT总线上的IRQ2定义该为新增加芯片的IRQ9。 新增的中断请求信号为IRQ10~12，IRQ14、IRQ15
本章知识点 微处理器系统的构成 PC机的总线技术 ISA总线扩展技术 MCS-51单片机扩展技术 基于CPLD的设计
ISA总线扩展技术 ISA总线的基本时序 基本 I/O地址、中断分配 接口的扩展
ISA总线扩展技术 XT 总线 I/O读 5*210nS=1.05μS
ISA总线的基本时序 ISA总线 16位 I/O 操作 3*125nS=0.375μS
ISA总线的基本时序 ISA总线 8位 I/O 操作 6*125nS=0.75μS
基本 I/O地址、中断分配 保留I/O地址：2C0H-2CFH 保留硬件中断类型: IRQ10-IRQ12
接口的扩展 地址2C0H-2CFH的译码 数据总线的驱动
接口的扩展 2C0H-2CFH的译码 部分地址和控制信号的驱动 数据总线的驱动 ISA总线的8位I/O扩展的基本电路
接口的扩展 地址2C0H-2CFH的译码 2C0H-2CFH 2C0H-2C3H 2C4H-2C7H AEN 2C8H-2CBH 2CCH-2CFH AEN
接口的扩展 数据总线的驱动 选中时输出有效 IOR有效时读入
接口的扩展 IO CS16的产生 SBHE信号 数据总线的驱动 ISA总线的16位I/O扩展的基本电路
本章知识点 微处理器系统的构成 PC机的总线技术 ISA总线扩展技术 MCS-51单片机扩展技术 基于CPLD的设计
MCS-51单片机扩展技术 程序存储器与数据存储器各64K P0口为数据/地址总线，必须通过地址锁存的方法分离低8位的地址信号 P2口为高8位地址信号 P3口为片内外设的信号
MCS-51单片机扩展技术 89C51带内部程序存储器 89C51最小系统通过P0、P2口产生8位数据总线和16位地址总线
MCS-51单片机扩展技术
本章知识点 微处理器系统的构成 PC机的总线技术 ISA总线扩展技术 MCS-51单片机扩展技术 基于CPLD的设计
基于CPLD的设计 接口的基本结构 地址译码信号的产生 数据缓冲电路 MCS-51最小系统的设计
接口的基本结构
地址译码 基于CPLD的地址译码电路
数据缓冲 数据输出 带三态缓冲的数据输入
数据缓冲 双向数据缓冲
数据缓冲 多输入时的双向数据缓冲 内部输出数据总线 内部输入数据总线
MCS-51最小系统的设计 输入输出数据缓冲 地址与数据总线的分离
MCS-51最小系统的设计 输入数据缓冲 输出数据缓冲 地址分离