VHDL 硬體描述語言 數位電路設計實務 第一章 數位電路的設計觀念.

Slides:



Advertisements
Similar presentations
高中物理学习方法. 【状元说经】 胡湛智,是贵州省高考理科状元,他说复习物理 的要点首要的是充分重视课本知识,除了跟上老 师的步调外,自己一定要多钻研课本,课本上的 思考题是复习的纲,再找一些考点解析,认真搞 清每个概念、每个要求,并相应做一定数量的习 题;其次也要特别重视画图的作用,画图有直观、
Advertisements

FPGA设计与应用 大连理工大学软件学院 王洁 2011年春季.
第1章 电子系统设计训练.
2代系統簡介 (招標、領標、開標、決標).
领会法律精神 理解法律体系 城控313-3班益达组制作.
逻 辑 学 主讲:李贤军.
第2章 FPGA/CPLD结构与应用.
第三章 版图设计.
數位邏輯設計與實習 ch04 組合邏輯電路設計.
光機電整合 學分學程 修課說明會.
第八章 可编程逻辑器件 本章的重点: 本章的难点: 1.PLD的基本特征,分类以及每种类型的特点;
陳維魁 博士 儒林圖書公司 第九章 資料抽象化 陳維魁 博士 儒林圖書公司.
本章學習目標 ERP系統的定義 企業應用軟體系統發展歷程 現階段ERP系統應用狀況.
AKA Embedded 开放实验室系列普及讲座之一 FPGA/CPLD的应用和开发简介
題目:十六對一多工器 姓名:李國豪 學號:B
Chapter 5 迴圈.
邏輯電路的分類 1. 組合邏輯(combinational logic):其輸出狀態直接由輸入的組合來決定,並不涉及線路過去的輸出狀態。
正反器 一、循序邏輯電路 二、動作情形:用時序(timing),其次輸出( )是由外界輸入與( )所共同決定。
Chapter 1 Introduction.
第一篇 Unix/Linux 操作介面 第 1 章 Unix/Linux 系統概論 第 2 章 開始使用 Unix/Linux
第1章 認識Arduino.
FIFO 与 UPP 本节我们结合UPP接口给大家介绍一下FIFO在实际工程中的使用。 广州创龙电子科技有限公司 01 51ele.net
邏輯設計 老師:羅峻旗 助教:楊斯竣.
2-3 基本數位邏輯處理※.
Different Codec Technologies
版权所有,禁止未经授权的商业使用行为 何宾 Tel: 北京中教仪装备技术有限公司.
第6章組合邏輯應用實驗 6-1 編碼∕解碼器實驗 6-2 多工∕解多工器實驗 6-3 七段顯示解碼器.
可编程逻辑器件及ASIC简介.
授課教授 : 陳永耀 博士 學生 : 藍浩濤 P 電機所控制組
書名: Verilog硬體描述語言數位電路 書局: 儒林圖書 書號: TB-027 作者: 鄭信源
使用VHDL設計—4位元位移器 通訊一甲 B 楊穎穆.
第 9 章 存储器和可编程逻辑器件 9.1 半导体存储器 9.2 可编程逻辑器件.
第13章 数字电路基础 13.1 数字电路概述 13.2 数字电路中的数值与码制 13.3 逻辑代数 13.4 逻辑门电路
可编程器件与电子设计自动化 上海交通大学电工及电子技术实验中心 一九九九年三月.
無線射頻識別系統(RFID) 基本原理及發展與應用
PIC-CPLD原理和系统设计.
數位電路的優點 電子電路有數位(digital)電路與類比(analog)電路兩大類,而數位電路較類比電路有以下的優點:
安裝JDK 安裝Eclipse Eclipse 中文化
本章小结: 可编程逻辑器件(Programmable Logic Device,简称为 PLD)是目前数字系统设计的主要硬件基础。现场可编程门阵列 FPGA(Field Programmable Gate Array)现场可编程门阵列FPGA在结构上由逻辑功能块排列为阵列,功能由逻辑结构的配置数据决定,配置数据可以存放在片外的EPROM或其他存储体上,人们可以控制加载过程,在现场修改器件的逻辑功能。
Programmable Logic Architecture Verilog HDL FPGA Design
第1章 單晶片微電腦概論.
數位邏輯與實習 Week 4 曾建勳.
Chap3 Linked List 鏈結串列.
第 2 章 数字逻辑电路基础 和计算机中的逻辑部件
Topic Introduction—RMI
邏輯設計--不穩多諧振盪器 通訊一甲 B 楊穎穆.
EDA 第二章 可编程逻辑器件.
第三章 危害與操作性研究.
實驗十二: 紅綠燈控制電路設計 規格: Due: Jan. 3, 2008 Tvrl = Thgl + Thgf + Thyl
第七章 可编程逻辑器件 PLD 7.1 PLD 概述 PLD 的电路结构及分类 PLD 的编程工艺及描述的逻辑规则和符号 PLD 的设计过程及主要优点 7.2 只读存储器 ROM 的内部结构 用ROM 实现组合逻辑设计 常用的LSI.
第一次Labview就上手 參考書籍: LabVIEW for Everyone (Jeffrey Travis/Jim Kring)
數位邏輯 第1章概 論 1-1數量表示法 1-2數位系統和類比系統 1-3邏輯準位 1-4數位積體電路.
第一章 概 述.
指導老師:周建興 老師 開發團隊:吳旻翰、池宗諺 淡江大學電機工程學系 2015/12/11
长春工业大学工程训练中心 EDA技术及应用实践课程 Maxplus Ⅱ 软件开发系统简述 主讲:刘春阳 长春工业大学工程训练中心
智 慧 型 環 境 系 統 實 驗 室 生態工程 環境評估 決策分析 人工智慧 資訊系統 永續發展
Xilinx FPGA Design Flow
產品設計與流程選擇-服務業 等候線補充資料 20 Oct 2005 作業管理 第六章(等候線補充資料)
MicroSim pspice.
交流電路(R-L) R-L Series Circuits ATS電子部製作.
函數應用(二)與自定函數.
Advisor: Jin-Fu Li TA: Shin-Yo Lin
數位邏輯 第8章組合邏輯的應用 8-1可程式邏輯元件 8-2可程式邏輯陣列 8-3可程式的陣列邏輯 8-4商用可程式邏輯元件.
一、簡介 電腦硬體設計:純硬體電路(hardware)及韌體電 路(firmware)兩種方式。
使用VHDL設計-8x3編碼電路 通訊一甲 B 楊穎穆.
單元3-2-1 濾波電路 單元總結.
銘鴻電子FPGA影像編輯平台.
實習八 邏輯閘的應用 工作項目一 無穩態多諧振盪器的應用 電線接線圖 電子電路實習 P.26.
第一章 電子商務簡介 第一篇 電子商務概論篇.
使用VHDL設計-七段顯示 通訊一甲 B 楊穎穆.
Presentation transcript:

VHDL 硬體描述語言 數位電路設計實務 第一章 數位電路的設計觀念

1-1 數位系統的實作方法 「全訂製」(Fully Customize) IC 電路之設計完全由顧客所開出來的功能要求而去設計的。 「全訂製」(Fully Customize) IC 的性能遠較「半訂製」(Semi Customize) IC 來得優異、因為大部份的電路模組甚至是邏輯閘元件都是經由人工調校設計出來的,也因此其設計所需的時間也較多。 由於 VLSI 設計技術與製造工業的快速成長,已使得電子產品的生命期小於設計所花的時間,因而系統設計者急迫地需要一種能夠使其產品快速“雛型化”的 IC 元件。所以「全訂製」(Fully Customize) IC 並未廣泛地使用於電子產品的設計中。 「半訂製」(Semi Customize) IC 則是事先由廠商製作大部份的電路結構而只留下最後的電路連接線、供日後由顧客自行規劃 (或者說是「燒錄」)。 依據連接線的製作方式,「半訂製」(Semi Customize) IC 又分成三大類:「罩網可規劃邏輯閘陣列」(Mask Programmable Gate Array, MPGA) 簡稱為「邏輯閘陣列」(Gate Array, GA)、「標準雛型電路」以及「現場可規劃邏輯閘陣列」(Field Programmable Gate Array, FPGA) 等。 雖然「邏輯閘陣列」與「標準雛型電路」元件可以由使用者自行依其需要、確定自己的 IC 規格,但其最後的雛型 IC 或是產品 IC 仍需由 IC 製程工廠完成,因此在系統設計完成之後,仍需等上一段相當長的時間 (約兩到三個月),才能拿到第一個雛型 IC、做最後的測試與修改。這對於具有時效性的電子產品而言是相當不利的。 由於目前每一個「半訂製」(Semi Customize) IC 的等效邏輯閘數目均在幾千個以上,這些 IC 能否成功地應用在某一數位系統的設計上、完全依賴性能優越的電腦輔助設計工具 (CAD)。因此每一個硬體廠商也都提供此類的軟體、讓系統的設計者能夠提供有效地使用其硬體產品,例如:由 Quick Logic 公司所設計出來的 SpDE 8.1 Eval 版,可以用來規劃 (或者說是「燒錄」) 「現場可規劃邏輯閘陣列」(Field Programmable Gate Array, FPGA) IC,而「現場可規劃邏輯閘陣列」的元件通常使用在數位系統設計的初期階段、用以獲得較佳的彈性及方便性,在驗證步驟完成之後、就算是完成雛型電路了。如果在電路的效能及面積上有較大的要求時、則可以改採「全訂製」(Fully Customize) IC 電路之設計方式、由人工設計與調校,最後的電路送交工廠作光罩 (Mask)、大量生產的結果使得成本可以大幅地降低。 「半訂製」(Semi Customize) IC 中、被稱為「現場可規劃邏輯閘陣列」(Field Programmable Gate Array, FPGA) 的元件出現於 IC 工業市場中,這種 IC 提供了「邏輯閘陣列」的特性與「可程式陣列邏輯」(PAL) 元件或「邏輯閘陣列邏輯」(GAL) 的規劃彈性,所以可以縮短電子產品的雛型系統製作的時間,進而達到“快速雛型化”(Fast Prototyping) 的目標,因此廣受歡迎。

「現場可規劃邏輯閘陣列」(Field Programmable Gate Array, FPGA) IC 「現場可規劃邏輯閘陣列」的元件通常使用在數位系統設計的初期階段、用以獲得較佳的彈性及方便性,在驗證步驟完成之後、就算是完成雛型電路了。 如果在電路的效能及面積上有較大的要求時、則可以改採「全訂製」(Fully Customize) IC 電路之設計方式、由人工設計與調校,最後的電路送交工廠作光罩 (Mask)、大量生產的結果使得成本可以大幅地降低。

可規劃邏輯裝置 (Programmable Logic Device, PLD) 可規劃邏輯裝置 (Programmable Logic Device, PLD) 是屬於 ASIC (Application Specified IC) 的一種,從 IC 的包裝密度來看、PLD 元件是屬於 LSI 或 VLSI 級的積體電路。 目前常用的三種主要 PLD 元件為:ROM (Read Only Memory)、PLA (Programmable Logic Array),以及 PAL (Programmable Array Logic)。 這些元件的基本結構都有兩層的 AND-OR 電路、因此可以執行任何交換函數,它們之間的差異在於 AND 閘陣列與 OR 閘陣列在元件中排列與被規劃的位置、因此其規劃性也就有所不同了。 雖然 PLD 元件提供了良好的功能與設計上的彈性、並且可以執行組合邏輯與循序邏輯電路,然而由於其所包含的邏輯閘數目仍然不敷較大系統實際上的需求,因而往往需要結合相當數量的 PLD 元件才能組合成一個完整的系統。 其他更詳細的 PLD 介紹,請參考:國家晶片系統設計中心Steven 寫的網頁 http://www.cic.edu.tw/~steven/introduction.html。

CPLD (Complex Programmable Logic Device) 元件 近年來由於超大型積體電路 (VLSI) 技術的迅速發展,目前已經能夠將較多邏輯閘數目的邏輯閘製造於同一個晶片上。 這些功能較 PLD 元件複雜的邏輯元件依其電路結構大致可分成:「邏輯閘陣列」元件與 CPLD (Complex Programmable Logic Device) 元件兩種,「邏輯閘陣列」元件是由一些基本的 MOS FET 組成、而CPLD 元件則是以 AND-OR 邏輯結構為主。

1-2 典型的「半訂製」(Semi Customize) IC 設計流程 與「標的元件」無關之部份 設計輸入 (design entry) 設計驗證 (design verification) 最佳化 (optimization) 功能模擬 (functional simulation)

與「標的元件」有關之部份 元件嵌入 (primitive cells embed) 置入與繞線 (place and route) 時序分析 (timing analysis) 規劃 (programming)

IC design flow