《数字电子技术基础》教学课件 西安工程大学 房晔 王晓华 贺小慧 《数字电子技术基础》教学课件 西安工程大学 房晔 王晓华 贺小慧

第三章 门电路 3.1 概述 3.2 半导体二极管门电路 3.3 CMOS门电路 #3.4 其他类型的MOS集成电路 3.5 TTL门电路 第三章 门电路 3.1 概述 3.2 半导体二极管门电路 3.3 CMOS门电路 #3.4 其他类型的MOS集成电路 3.5 TTL门电路 #3.6 其他类型的双极型数字集成电路 #3.7 Bi-CMOS电路 #3.8 TTL电路与CMOS电路的接口

知识点的教学要求 教学要求 知识点 晶体管的开关特性以及简单门电路 TTL反相器 其它TTL门电路 熟练 掌握 正确理解 一般 了解 二极管的开关特性 √ 三极管的开关特性 MOS 的开关特性 二极管门电路 TTL反相器 TTL反相器的电路结构及工作原理 电压传输、输入、输出及输入端负载特性 传输延迟时间、输入端噪声容限、扇出系数 其它TTL门电路 其它逻辑功能的门 OC门及外接负载电阻的选定、三态门 TTL各种系列

续：知识点的教学要求 教学要求 知识点 CMOS反相器 其它CMOS 门电路 CMOS门电路的正确使用 其它类型的MOS电路 熟练 掌握 正确理解 一般 了解 CMOS反相器 反相器电路结构及工作原理 √ 电压传输、电流传输特性 输入端噪声容限 其它CMOS 门电路 与非、或非门及存在的问题 OD门及外接负载电阻的选定、传输门、三态门 CMOS门电路的正确使用 其它类型的MOS电路 PMOS电路 NMOS电路

3.1 概述 门电路：实现基本运算、复合运算的单元电路，如与门、与非门、或门 ······ 门电路中以高/低电平表示二值逻辑状态的1/0

获得高、低电平的基本原理 实际工作时，只要能区分出高/低电平就可知道它所表示的逻辑状态了，所以高/低电平都允许有一定的变化范围

数字集成电路：用来处理数字信号的集成电路 1. 集成电路(Integrated Circuit，简称IC) 集成电路就是把电路中的半导体器件、电阻、电容及导线制作在一块半导体基片(芯片)上，并封装在一个壳体内所构成的完整电路。 2. 集成电路的特点 与分立元件电路相比，集成电路具有重量轻、体积小、功耗低、成本低、可靠性高和工作速度高等优点。

(a) 晶体管—晶体管逻辑(TTL-Transistor Transistor Logic) 3. 数字集成电路的分类： (1) 按电路内部有源器件的不同可分为 双极型晶体管集成电路: b. MOS(Metal Oxide Semiconductor)集成电路 双极型主要有: (a) 晶体管—晶体管逻辑(TTL-Transistor Transistor Logic) (b) 射极耦合逻辑(ECL-Emitter Coupled Logic) (c) 集成注入逻辑(I2L-Integrated Injection Logic)

b. MOS(Metal Oxide Semiconductor)集成电路 主要有：NMOS、 PMOS和CMOS等几种类型。 TTL和CMOS集成电路的特点： (a) TTL集成电路工作速度高、 驱动能力强，但功耗大、集成度低； (b) MOS集成电路集成度高、功耗低，但工作速度略低，超大规模集成电路基本上都是MOS集成电路。 目前已生产了Bi-CMOS器件，它由双极型晶体管电路和CMOS集成电路构成，能够充分发挥两种电路的优势， 缺点是制造工艺复杂。 

(2) 按集成度可分为 a. 小规模集成电路(SSI-Small Scale Integration)， 每片组件内包含10~100个元件(或10~20个等效门)。 逻辑门和触发器是目前常用的SSI。 b. 中规模集成电路(MSI-Medium Scale Integration)，每片组件内含100~1000个元件(或20~100个等效门)。 译码器、 数据选择器、 加法器、 计数器、 移位寄存器等组件是常用的MSI。

c. 大规模集成电路(LSI-Large Scale Integration)， 每片组件内含1000~100，000个元件(或100~1000个等效门)。 d. 超大规模集成电路(VLSI-Very Large Scale Integration)， 每片组件内含100，000个元件以上(或1000个以上等效门)。 常见的LSI、 VLSI有只读存储器、 随机存取存储器、 微处理器、 单片微处理机、 位片式微处理器、 高速乘法累加器、 通用和专用数字信号处理器等。 此外还有专用集成电路ASIC， 如可编程逻辑器件PLD。 PLD是近十几年来迅速发展的新型数字器件， 目前应用十分广泛，

4. 集成逻辑门 集成逻辑门是最基本的数字集成电路，是组成数字逻辑的基础。 集成门电路外形图 常用的集成门电路，大多采用双列直插式封装（Dual-In-line Package ，缩写成DIP）。

槽口 1 2 3 3 4 6 7 14 13 12 11 10 9 8 管脚编号 集成芯片表面有一个缺口（引脚编号的参考标志），如果将芯片插在实验板上且缺口朝左边，则引脚的排列规律为：左下管脚为1引脚，其余以逆时针方向从小到大顺序排列。 一般引脚数为：14、16、20等。

绝大多数情况下，电源从芯片左上角的引脚接入，地接右下引脚。 槽口 1 2 3 3 4 6 7 14 13 12 11 10 9 8 管脚编号 绝大多数情况下，电源从芯片左上角的引脚接入，地接右下引脚。 一块芯片中可集成若干个（1、2、4、6等）同样功能但又各自独立的门电路，每个门电路则具有若干个（1、2、3等）输入端。 输入端数有时称为扇入（Fan-in）数。

3.2半导体二极管门电路 3.2.1二极管的开关特性 1. 二极管的开关特性 二极管最重要的特性是单向导电性，即正向导通，反向截止。所以，二极管相当于一个受电压控制的开关。 假定： 高电平 VIH=VCC 低电平 VIL=0 VI=VIH D截止，VO=VOH=VCC VI=VIL D导通，VO=VOL=0.7V

2.二极管的动态电流波形 当外加电压由反向突然变为正向时，要等到PN结内部建立起足够的电荷梯度后，才开始有扩散电流形成。因而正向导通电流的建立要稍微滞后。

iZ iF x n(x) p(x) (-) (+) N(-) P(+) x n(x) p(x) 当外加电压由正向突然变为反向时，因为PN结内尚有一定数量的存储电荷，所以有较大的瞬态反向电流流过(该电流是PN正偏时的多子被反向电压驱使而向相反方向运动，即形成较大的瞬态反向电流)。随着存储电荷消散，反向电流迅速衰减并趋于稳态时的反向饱和电流。

tre 瞬态反向电流 其大小和持续时间的长短取决于正向导通时的电流大小、反向电压和外电路电阻的阻值，而且与二极管本身的特性有关。 反向电流持续时间用反向恢复时间tre来定量描述。tre指反向电流从它的峰值衰减到十分之一所经过的时间。其值很小，在几纳秒以内。 tre

3.2.2 二极管与门 设VCC = 5V 加到A, B的 VIH=3V VIL=0V 二极管导通 压降 VDF=0.7V A B Y 0V 1 规定3V以上为1 0.7V以下为0

3.2.3 二极管或门 设VCC = 5V 加到A, B的 VIH=3V VIL=0V 二极管导通压降 VDF=0.7V A B Y 0V 1 规定2.3V以上为1 0V以下为0

二极管构成的门电路虽然简单但存在以下缺点： 输出高、低电平与输入高、低电平数值不等。即发生电平偏移现象。 当输出端对地接负载时，负载电阻的改变有时会影响输出的高电平（负载与门电路输出电阻分压或分流的结果）。即带负载能力差。 只能用于集成电路内部的逻辑单元

一、三极管的输入特性和输出特性 三极管的输入特性曲线（NPN） 3.5 TTL门电路 晶体管—晶体管逻辑(TTL-Transistor Transistor Logic) 3.5.1 半导体三极管的开关特性 一、三极管的输入特性和输出特性 三极管的输入特性曲线（NPN） VON ：开启电压 硅管，0.5 ~ 0.7V 锗管，0.2 ~ 0.3V 近似认为: VBE < VON iB = 0 VBE ≥ VON iB 的大小 由外电路电压，电阻决定。

三极管的输出特性 固定一个IB值，即得一条曲线， 在VCE > 0.7V以后，基本为水平直线

特性曲线分三个部分 放大区：条件VCE > 0.7V, iB >0, iC随iB成正比变化， ΔiC=βΔiB。 饱和区：条件VCE < 0.7V, iB >0, VCE 很低，ΔiC 随ΔiB增加变缓，趋于“饱和” ，c—e间“短路” 。 截止区：条件VBE = 0V, iB = 0, iC = 0, c—e间“断开” 。

二、双极型三极管的基本开关电路 只要参数合理： VI=VIL时，T截止，VO=VOH VI=VIH时，T导通，VO=VOL 开关原理电路

用图解分析法确定开关电路实际所处的工作点

工作状态分析：

当三极管工作在饱和状态时，若以VCE(sat)表示管子的饱和压降，则深度饱和时三极管需要的基极电流为： 为使三极管处于饱和工作状态，开关电路输出低电平，必须满足iB ≥IBS。此条件可作为三极管工作状态的判断依据。即：满足iB ≥IBS，三极管工作在饱和状态；满足iB ＜ IBS，三极管工作在放大状态；满足VBE ≤0V, 三极管工作在截止状态。

四、三极管的开关等效电路 截止状态 饱和导通状态

五、动态开关特性 从二极管已知，PN结存在电容效应。 在饱和与截止两个状态之间转换时，iC的变化将滞后于VI，则VO的变化也滞后于VI。

六 、三极管反相器 三极管的基本开关电路就是非门 实际应用中，为保证 VI=VIL时T可靠截止， 常在输入端接入负压。 参数合理？ VI=VIL时，T截止，VO=VOH VI=VIH时，T截止，VO=VOL

例：计算输入高、低电平时对应的输出电压，并说 明电路参数设计是否合理。 例：计算输入高、低电平时对应的输出电压，并说 明电路参数设计是否合理。 (12V) (-12V) 2KΩ 12KΩ β=30 VCE(sat) = 0V VIH=3V VIL=0V

解： 1. 将发射极外接电路化为等效的VB与RB电路

3.5.2 TTL反相器的电路结构和工作原理 一、电路结构 (1) 输入级 输入级由晶体管T1、基极电组R1和输入端钳位二极管D1组成。 (2) 中间级 中间级是放大级，由T2、R2和R3组成，T2的集电极C2和发射极E2可以分别提供两个相位相反的电压信号，以满足输出级的需要。

(3) 输出级 输出级由T4、T5、D2和R4组成，其中T4、D2作为由T5组成的反相器的有源负载。 T4与T5组成推拉式输出结构，具有较强的带负载能力。

工作原理 4.1V 2.1V 3.4V

以上分析可见： 输出vO(Y )的高、 低电平与T2管的集 电极电位变化vC2一 致，即vO=vC2。与T2 管的发射极电位变 化vE2相反vO=(vE2)’。

输出级的工作特点： 在稳定状态下T4和T5 总是一个导通而另一个截 止，有效地降低了输出级 的静态功耗并提高了驱动 负载的能力。常将这种形 式的电路称为推拉式电路 或图腾柱输出电路。 反相器输出低电平时T5处于深饱和状态，输出电阻很低； 而输出高电平时T4、D2导通，组成射极跟随器，其输出电阻 也很低，因此无论哪种状态输出电阻都很低，都有很强的带 负载能力，还能进一步加快开关速度。

二极管的作用: 为确保T5饱和导通时 T4可靠截止，所以在T4的 发射极下面串进二极管D2。 二极管D1，既可以抑制输入端可能出现的负极性干扰脉 冲，又可以防止输入电压为负时T1的发射极电流过大而造成 三极管损坏。该二极管允许通过的最大电流约为20mA。

二、电压传输特性

二、电压传输特性

三、输入噪声容限

3.5.3 TTL反相器的静态输入特性和输出特性 一、输入特性 输入端等效电路

3.5.3 TTL反相器的静态输入特性和输出特性 一、输入特性

二、输出特性 1.高电平输出特性 T4工作在射极输出状态，输出电阻 小，故在负载电流的较小范围内，负 载电流的变化对VOH的影响很小。 随着负载电流iL绝对值的增加，R4 上的压降加大，最终将使T4的集电结变 为正向偏置，T4进入饱和态。将失去射 极跟随能力，故VOH随iL绝对值增加几 乎线性下降。 拉电流 由于受功耗限制，所以手册上给 出的高电平输出电流的最大值比5mA 小得多。74系列门电路的运用条件规 定，输出为高电平时，最大负载电流 不得超过0.4mA。

二、输出特性 2.低电平输出特性 由于T5饱和导通时，C-E间的电阻很小（<10Ω)，所以负载电流增加时，输出的低电平VOL仅稍有升高。VOL与iL在较大范围内基本呈线性关系。 灌电流

例：扇出系数（Fan-out） 试计算门G1能驱动多少个同样的门电路负载。

结论：TTL反相器总扇出系数 N = min{NL, NH} 即两者之中取其小的做为总扇出系数N。 标准TTL系列典型值一般为10。 N越大，说明驱动同类门的个数越多，门电路的带负载能力越强。

三、输入端的负载特性 在具体使用门电路时，有时 需要在输入端与地之间、输入端 与信号的低电平之间接入电阻。 由图可知，因为输入电流 流过RP，必然会在RP上产生压 降而形成输入端电位vI。而且， RP越大vI也越高。

3.5.4 TTL反相器的动态特性 一、传输延迟时间 1、现象 2、原因 a. 组件本身的结构和制造工艺; b. 电源电压的大小; c. 输出端所接的其它逻辑电路的输入电容和寄生的接 线电容等。 d. 门的输出等效电容愈大，tpd愈大。 典型TTL与非门的平均传输延迟时间tpd=10～20ns。

3.5.5其他类型的TTL门电路 一、其他逻辑功能的门电路 1. 与非门 与反相器的区别在于将T1管换成多发射极三极管。

2. 或非门

(AB+CD)′ 3.与或非门 AB CD AB+CD

4. 异或门 AB AB+A′B′ (AB+A′B′)′ (A+B)′=A′B′

二、集电极开路的门电路 该与非门输出高 电平，T5截止。 当将两个TTL“与非”门输出端直接并联时： 产生一个大电流 VCC→R4→门1 1 产生一个很大 的电流。 1 a. 抬高门2输出低电平; b. 会因功耗过大损坏门器件电路。 注：TTL输出端不能直接 并联。 该与非门输出低 电平，T5导通。

二、集电极开路的门电路 1、推拉式输出电路结构的局限性 ① 输出电平不可调 ② 不能满足驱动较大电流，较高 电压的负载要求 ③ 输出端不能并联使用 OC门

2、OC门的结构特点 RC V’CC

OC门实现的线与

3、外接负载电阻RL的计算

3、外接负载电阻RL的计算

3、外接负载电阻RL的计算 此时，m和m′不相等。 m为负载门的输入 端数； m′为负载门的个数。

当输入为低电 平时的电流 当输入为高电 平时的电流

所以，将输入端并联后 总的低电平输入电流：与非门为负载门的个数乘以IIL ,或非 门为负载门的输入端个数乘以IIL 。 总的高电平输入电流：与非门和或非门均为负载门的输入端 个数乘以IIH。 “与”输入端并联 时的总输入电流 “或”输入端并联 时的总输入电流

三、三态输出门（Three state Output Gate ,TS） 截止 (AB)′ 1 截止 1 1 三态门的用途：实现总线结构、实现数据的双向传递

3.5.6 TTL数字集成电路的各种系列 高速 低功耗 54系列比74系列的工作环境温度范围更宽，允许的电源 电压工作范围更大。 前者的进 10ns/10mW 74/54 ALS系列TTL 4ns/1mW 74ALS/54ALS LS系列TTL 10ns/2mW 74LS/54LS L系列TTL 33ns/1mW 74L/54L AS系列TTL 1.5ns/20mW 74AS/54AS S系列TTL 4ns/20mW 74S/54S H系列TTL 6ns/22mW 74H/54H 高速 低功耗 肖特基 前者的进 一步改进 54系列比74系列的工作环境温度范围更宽，允许的电源 电压工作范围更大。

一、高速系列74H/54H （High-Speed TTL） 电路的改进 (1) 输出级采用复合管 （减小输出电阻Ro） (2) 减少各电阻的阻值 74L系列则通过加大电路中各 电阻的阻值降低功耗，可又增加了 传输延迟时间。

二、肖特基系列74S/54S（Schottky TTL） 肖特基二极管 电路改进 采用抗饱和三极管 用有源泄放电路代替74H系列中的R3 减小电阻值

？ 肖特基二极管与普通二极管的差别: 利用金属铝（正极）与N型硅（负极）的接触势垒产生整 流作用。 (1) 由制作原理不同,该管是一种多数载流子导电的器件,不 存在少子在PN结附近积累和消散的过程,故电容效应小,工作 速度快. (2) 耗尽区只存在于N型半导体一侧,相对较薄,故正向导通 的门坎电压、导通压降均低。但耗尽区薄使反向击穿电压也 低，反向漏电流大。 所以采用抗饱和三极管从根本上解决了三极管从深饱和退 出时产生的延迟问题。 ？ 有效阻止三极管进入深饱和

2. 性能特点 速度进一步提高，电压传输特性 过渡区很窄，更接近于理想的开关 特性。但功耗增大。其次， T5脱离 采用有源泄放电路： 当T2由截止变导通的瞬间，由于T6基 极回路串接了电阻RB，所以T5的基极必然 先于T6的基极导通，使T2发射极电流全部 流入T5的基极，加速了T5的导通过程。而 稳态下， T6导通后产生的分流作用，可减 少T5的基极电流，减轻T5的饱和程度，有 利于加快T5从导通变截止的过程。 当T2由导通变截止以后， T6仍处于导 通状态，为T5的基极提供了瞬间低内阻泄 放回路，使T5迅速截止。 有源泄放回路缩短了门电路的传输延时时间 2. 性能特点 速度进一步提高，电压传输特性 过渡区很窄，更接近于理想的开关 特性。但功耗增大。其次， T5脱离 了深饱和导致输出低电平升高。

三、低功耗肖特基系列74LS/54LS （Low-Power Schottky TTL） 电路的改进 (1)大幅度提高各电阻的阻值，以降低功耗 (2)延用74S系列提高工作速度的两个方法 (3)将输入端的多发射结三极管用SBD管代替 (4)增加了D3、D4两个SBD管

- 增加D3、D4两个SBD管： 当输出端由高电平变低电 平时， D4经T2的集电极、 T5 的基极为输出端的负载电容提 供另一条放电回路。这样既加 快了负载电容的放电速度，又 为T5增加了基极驱动电流，加 速T5导通过程。 同时， D3也通过T2为T4的 基极提供一个附加的低内阻放 电通路，使T4更快截止。 - + D3、D4起缩短传输延时时间进一步加速电路开关转换过程的作用

（Advanced Low-Power Schottky TTL） 四、74AS,74ALS （Advanced Low-Power Schottky TTL） 74AS系列是为进一步缩短传输延时时间而设计的改进 系列。电路结构与74LS系列相似，但电路中采用低阻值电 阻，从而提高了工作速度，由此也导致功耗较大。 74ALS系列是为获得更小的延时-功耗积而设计的改进 系列。它的延时-功耗积是TTL电路所有系列中最小的一种。 为降低功耗，电路中采用高阻值电阻。同时，改进生产工 艺来缩小内部各器件的尺寸，获得了减小功耗、缩短延迟 时间的双重效果。 end

3.3 CMOS门电路 3.3.1MOS管的开关特性 氧化物层 半导体层 金属层 一、MOS管的结构和工作原理 PN结 S (Source)：源极 G (Gate)：栅极 D (Drain)：漏极 B (Substrate):衬底 金属层 氧化物层 半导体层 PN结 一、MOS管的结构和工作原理

以N沟道增强型为例： 开启电压 当加+VDS时， VGS=0时，D-S间是两个背向PN结串联，iD=0。 加上+VGS，且足够大至VGS >VGS (th), D-S间形成导电沟道（N型层）。

二、输入特性和输出特性 输入特性：直流电流为零，看进去有一个输入电容CI，对动态有影响。 输出特性： iD = f (VDS) 对应不同的VGS下得一族曲线 。

输出特性（漏极特性）曲线分三个区域： 截止区 恒流区 可变电阻区 可变电阻区 恒流区 截止区 84

输出特性（漏极特性）曲线分三个区域： 截止区：VGS<VGS(th)，iD = 0, ROFF > 109Ω 截止区

输出特性（漏极特性）曲线分三个区域： 恒流区： iD 基本上由VGS决定，与VDS 关系不大 恒流区 86

输出特性（漏极特性）曲线分三个区域： 可变电阻区 可变电阻区：当VDS 较低（近似为0）， VGS 一定时 VDS/iD ≈常数（电阻），这个电阻受VGS 控制、可变。 可变电阻区

三、MOS管的基本开关电路

四、等效电路 OFF ，截止状态 ON，导通状态

五、MOS管的四种类型 增强型 耗尽型

3.3.2 CMOS反相器的电路结构和工作原理 CMOS（Complementary MOS）逻辑门电路是继TTL之后开发的一种数字集成器件。 由于CMOS的工作速度可与TTL相媲美，而CMOS的功耗和扇出系数则远优于TTL，CMOS的抗干扰能力也比TTL强。因此，CMOS电路可能超越TTL而成为占主导地位的逻辑器件。目前，几乎所有的大规模集成电路都采用CMOS工艺制造，且费用较低。

3.3.2 CMOS反相器的电路结构和工作原理 一、电路结构 电路由两个增强型MOS场效应管组成。 因为PMOS和NMOS在电气和 因而得名互补MOS（即CMOS）反 相器电路。 T2为NMOS管，称驱动管； T1为PMOS管，称负载管。 PMOS和NMOS由一个共同的信号控制，所以对于任 意输入逻辑（0或1）互补的两个管子中必然有一个导通。

a. 当vI为低电平0V时 T2管截止， T1管导通。 由于MOSFET在截止时，其漏源极间的等效电阻109Ω 以上，而导通时，其等效电阻仅几千欧。 输出电压为高电平VOH ≈ VDD

b. 当vI为高电平VDD时 T2管导通， T1管截止。 输出电压为低电平VOL ≈ 0V 该电路实现了反相逻辑功能

二、电压、电流传输特性

三、输入噪声容限

噪声容限是用来 说明门电路抗干扰能 力大小的。 高电平容限的大 小限制了门电路输入 端所允许的最大负向 干扰幅度。 低电平容限的大 小限制了门电路输入 端所允许的最大正向 干扰幅度。

结论：测试结果表明，在输出高、低电平变化不大于限定 的10%VDD情况下，输入信号高、低电平允许的变化量大于 VOH(min) VIL(max) VOL(max) VIH(min) VNH 、VNL随VDD变化的曲线 不同VDD下的电压传输特性 结论：测试结果表明，在输出高、低电平变化不大于限定 的10%VDD情况下，输入信号高、低电平允许的变化量大于 30%VDD。因此得到VNH=VNL=30%VDD。所以，可以通过提 高VDD来提高噪声容限。 98

3.3.3 CMOS 反相器的静态输入和输出特性 一、输入特性 74HC系列 4000系列

3.3.4 CMOS反相器的动态特性 一、传输延迟时间

从输入波形上升沿的50%到输出波形下降沿的50%之间的延迟时间，称为门的输出由高电平降到低电平的传输时延tPHL； 从输入波形下降沿的50%到输出波形上升沿的50%之间的延迟时间，称为门的输出由低电平升到高电平的传输时延tPLH。

3.3.5 其他类型的CMOS门电路 一、其他逻辑功能的门电路 Y Y 负载管并联，驱动管串联。 负载管串联，驱动管并联。 1. 与非门 2.或非门 T4 T2 T1 Y Y T4 T1 负载管并联，驱动管串联。 负载管串联，驱动管并联。

带缓冲极的CMOS门 1.与非门 T4 T2 T1 Y

带缓冲极的CMOS门 2.解决方法：在门电路的每个输入端、输出端各增设一级反相器。加进的这些具有标准参数的反相器称为缓冲器。 与非门？

二、漏极开路的门电路（OD门）

106

RL的计算方法 n是并联OD门的数目，m是负载门电路高电平输入电流的数目。 当所有的OD门同时截止、输出为高电平时，由于OD门输出端MOS管截止时的漏电流和负载门的高电平输入电流同时流过RL，并在RL上产生压降，所以为保证输出高电平不低于规定的数值，RL不能取得过大。由此可计算出RL的最大允许值RL(max)。 n是并联OD门的数目，m是负载门电路高电平输入电流的数目。

m′是负载门电路低电平输入电流的数目。在负载为CMOS门电路的情况下， m和m′相等。 当输入为低电平，而且并联的OD门当中只有一个门的输出MOS管导通时，负载电流将全部流入这个导通管。为保证负载电流不超过输出MOS管允许的最大电流，RL的阻值不能太小。据此又可以计算出RL的最小允许值RL(min)。 m′是负载门电路低电平输入电流的数目。在负载为CMOS门电路的情况下， m和m′相等。

三、 CMOS传输门及双向模拟开关 1. 传输门

2. 双向模拟开关

四、三态输出门 1 1 A 1 截止 A′ A′ 1 A 截止

三态输出门的用途 用三态输出反相器 实现数据双向传输 用三态输出反相器 接成总线结构

*3.4 其他类型的MOS集成电路 3.4.1 PMOS电路 全部采用P沟道MOS管组成的电路称为PMOS。 0V -VDD

3.4.1 NMOS电路 全部采用N沟道MOS管组成的电路称为NMOS。 增强型负载（E/E MOS） 耗尽型负载（E/D MOS）

E/D MOS 两种电路的输出特性 E/E MOS 比较两种电路的输出特性不难看出，耗尽型负载反相器在输出电压上升的绝大部分区间里一直能向负载电容提供较大的充电电流，而增强型负载反相器所能提供的充电电流随输出电压的上升而迅速下降。因此， E/D MOS电路的开关速度比较快，而在高速NMOS电路中采用。