数字电路 Digital Circuits 王维东 浙江大学信息与电子工程系 信息与通信工程研究所 March 03, 2009 EE141 Winter 2009 ZDMC – Lec. #1 – 1

任课教师 TA: wdwang@zju.edu.cn 王维东 浙江大学信息与电子工程学系, 信电楼306 EE141 任课教师 王维东 wdwang@zju.edu.cn 浙江大学信息与电子工程学系, 信电楼306 Zhejiang University Department of Information Science and Electronic Engineering Hangzhou, 310027 Tel: 86-571-87953170 (O) TA: 涂植跑：13675816423; tickm@126.com Winter 2009 ZDMC – Lec. #1 – 2

EE141 第四章 组合逻辑电路

4.1概述 一、组合逻辑电路的特点 从功能上 从电路结构上 任意时刻的输出仅 取决于该时刻的输入 不含记忆（存储）元件 EE141 Winter 2009 ZDMC – Lec. #1 – 4

EE141 二、逻辑功能的描述 组合逻辑 电路 组合逻辑电路的框图 Winter 2009 ZDMC – Lec. #1 – 5

4.2.2 组合逻辑电路的设计方法 一、逻辑抽象 分析因果关系，确定输入/输出变量 定义逻辑状态的含意（赋值） 列出真值表 二、写出函数式 EE141 4.2.2 组合逻辑电路的设计方法 一、逻辑抽象 分析因果关系，确定输入/输出变量 定义逻辑状态的含意（赋值） 列出真值表 二、写出函数式 三、选定器件类型 四、根据所选器件：对逻辑式化简（用门） 变换（用MSI） 或进行相应的描述（PLD） 五、画出逻辑电路图，或下载到PLD 六、工艺设计 Winter 2009 ZDMC – Lec. #1 – 6

设计举例： 设计一个监视交通信号灯状态的逻辑电路 如果信号灯 出现故障， Z为1 R Z A G EE141 Winter 2009 ZDMC – Lec. #1 – 7

设计举例： 1. 抽象 输入变量: 红（R）、黄（A）、绿（G） 输出变量： 故障信号（Z） 2. 写出逻辑表达式 输入变量 输出 R A EE141 设计举例： 输入变量 输出 R A G Z 1 1. 抽象 输入变量: 红（R）、黄（A）、绿（G） 输出变量： 故障信号（Z） 2. 写出逻辑表达式 Winter 2009 ZDMC – Lec. #1 – 8

设计举例： 3. 选用小规模SSI器件 4. 化简 5. 画出逻辑图 EE141 4. 化简 5. 画出逻辑图 Winter 2009 ZDMC – Lec. #1 – 9

4.3 若干常用组合逻辑电路 4.3.1 编码器 编码：将输入的每个高/低电平信号变成一个对应的二进制代码 普通编码器 优先编码器 EE141 4.3 若干常用组合逻辑电路 4.3.1 编码器 编码：将输入的每个高/低电平信号变成一个对应的二进制代码 普通编码器 优先编码器 Winter 2009 ZDMC – Lec. #1 – 10

一、普通编码器 特点：任何时刻只允许输入一个编码信号。 例：3位二进制普通编码器 输 入 输 出 I0 I1 I2 I3 I4 I5 I6 EE141 一、普通编码器 输 入 输 出 I0 I1 I2 I3 I4 I5 I6 I7 Y2 Y1 Y0 1 特点：任何时刻只允许输入一个编码信号。 例：3位二进制普通编码器 Winter 2009 ZDMC – Lec. #1 – 11

EE141 利用无关项化简，得： Winter 2009 ZDMC – Lec. #1 – 12

二、优先编码器 特点：允许同时输入两个以上的编码信号，但只对其中优先权最高的一个进行编码。 例：8线-3线优先编码器 EE141 二、优先编码器 输 入 输 出 I0 I1 I2 I3 I4 I5 I6 I7 Y2 Y1 Y0 X 1 特点：允许同时输入两个以上的编码信号，但只对其中优先权最高的一个进行编码。 例：8线-3线优先编码器 （设I7优先权最高…I0优先权最低） Winter 2009 ZDMC – Lec. #1 – 13

EE141 实例： 74HC148 低电平 Winter 2009 ZDMC – Lec. #1 – 14

EE141 选通信号 选通信号 Winter 2009 ZDMC – Lec. #1 – 15

附 加 输 出 信 号 为0时，电路工作无编码输入 为0时，电路工作有编码输入 EE141 Winter 2009 ZDMC – Lec. #1 – 16

EE141 输 入 输 出 1 X Winter 2009 ZDMC – Lec. #1 – 17

附加输出信号的状态及含意 状态 1 不工作 工作，但无输入 工作，且有输入 不可能出现 EE141 工作，但无输入 工作，且有输入 不可能出现 Winter 2009 ZDMC – Lec. #1 – 18

控制端扩展功能举例： 例： 用两片8线-3线优先编码器 16线-4线优先编码器 其中， 的优先权最高· · · EE141 例： 用两片8线-3线优先编码器 16线-4线优先编码器 其中， 的优先权最高· · · Winter 2009 ZDMC – Lec. #1 – 19

EE141 状态 1 不工作 工作，但无输入 工作，且有输入 不可能出现 Winter 2009 ZDMC – Lec. #1 – 20

第一片为高优先权 只有(1)无编码输入时，(2)才允许工作 第(1)片 时表示对 的编码 低3位输出应是两片的输出的“或” EE141 第(1)片 时表示对 的编码 低3位输出应是两片的输出的“或” Winter 2009 ZDMC – Lec. #1 – 21

EE141 Winter 2009 ZDMC – Lec. #1 – 22

三、二-十进制优先编码器 将 编成0110 ~ 1110 的优先权最高， 最低 输入的低电平信号变成一个对应的十进制的编码 EE141 将 编成0110 ~ 1110 的优先权最高， 最低 输入的低电平信号变成一个对应的十进制的编码 Winter 2009 ZDMC – Lec. #1 – 23

EE141 Winter 2009 ZDMC – Lec. #1 – 24

4.3.2 译码器 译码：将每个输入的二进制代码译成对应的输出高、低电平信号。 常用的有：二进制译码器，二-十进制译码器，显示译码器等 EE141 4.3.2 译码器 译码：将每个输入的二进制代码译成对应的输出高、低电平信号。 常用的有：二进制译码器，二-十进制译码器，显示译码器等 输 入 输 出 A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 1 一、二进制译码器 例：3线—8线译码器 Winter 2009 ZDMC – Lec. #1 – 25

真值表 逻辑表达式： 用电路进行实现 用二极管与门阵列组成的3线－8线译码器 EE141 真值表 逻辑表达式： 用电路进行实现 用二极管与门阵列组成的3线－8线译码器 Winter 2009 ZDMC – Lec. #1 – 26

EE141 集成译码器实例：74HC138 附加 控制端 低电平输出 Winter 2009 ZDMC – Lec. #1 – 27

EE141 74HC138的功能表： 输 入 输 出 S1 A2 A1 A0 X 1 Winter 2009 ZDMC – Lec. #1 – 28

利用附加控制端进行扩展 例： 用74HC138（3线—8线译码器） 4线—16线译码器 EE141 Winter 2009 ZDMC – Lec. #1 – 29

EE141 D3=1 D3=0 Winter 2009 ZDMC – Lec. #1 – 30

二、二—十进制译码器 将输入BCD码的10个代码译成10个高、低电平的输出信号 BCD码以外的伪码，输出均无低电平信号产生 例：74HC42 EE141 二、二—十进制译码器 将输入BCD码的10个代码译成10个高、低电平的输出信号 BCD码以外的伪码，输出均无低电平信号产生 例：74HC42 Winter 2009 ZDMC – Lec. #1 – 31

三、用译码器设计组合逻辑电路 1. 基本原理 3位二进制译码器给出3变量的全部最小项; 。。。 n位二进制译码器给出n变量的全部最小项; EE141 三、用译码器设计组合逻辑电路 1. 基本原理 3位二进制译码器给出3变量的全部最小项; 。。。 n位二进制译码器给出n变量的全部最小项; 任意函数 将n位二进制译码输出的最小项组合起来，可获得任何形式的输入变量不大于n的组合函数 Winter 2009 ZDMC – Lec. #1 – 32

2. 举例 例：利用74HC138设计一个多输出的组合逻辑电路，输出逻辑函数式为： EE141 Winter 2009 ZDMC – Lec. #1 – 33

EE141 四、显示译码器 1. 七段字符显示器 如： Winter 2009 ZDMC – Lec. #1 – 34

2. BCD七段字符显示译码器 （代码转换器）7448 输 入 输 出 数字 A3 A2 A1 A0 Ya Yb Yc Yd Ye Yf EE141 2. BCD七段字符显示译码器 （代码转换器）7448 输 入 输 出 数字 A3 A2 A1 A0 Ya Yb Yc Yd Ye Yf Yg 字形 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 Winter 2009 ZDMC – Lec. #1 – 35

EE141 真值表 卡诺图 Winter 2009 ZDMC – Lec. #1 – 36

EE141 BCD－七段显示译码器7448的逻辑图 Winter 2009 ZDMC – Lec. #1 – 37

7448的附加控制信号：（1） 灯测试输入 当 时，Ya ~ Yg全部置为1 EE141 Winter 2009 ZDMC – Lec. #1 – 38

EE141 7448的附加控制信号：（2） 灭零输入 当 时， 时，则灭灯 Winter 2009 ZDMC – Lec. #1 – 39

7448的附加控制信号：（3） 灭灯输入/灭零输出 输入信号，称灭灯输入控制端： 无论输入状态是什么，数码管熄灭 输出信号，称灭零输出端： EE141 7448的附加控制信号：（3） 灭灯输入/灭零输出 输入信号，称灭灯输入控制端： 无论输入状态是什么，数码管熄灭 输出信号，称灭零输出端： 只有当输入 ，且灭零输入信号 时， 才给出低电平 因此 表示译码器将本来应该显示的零熄灭了 Winter 2009 ZDMC – Lec. #1 – 40

EE141 Winter 2009 ZDMC – Lec. #1 – 41

EE141 Winter 2009 ZDMC – Lec. #1 – 42

例：利用 和 的配合，实现多位显示系统的灭零控制 EE141 例：利用 和 的配合，实现多位显示系统的灭零控制 整数部分：最高位是0，而且灭掉以后，输出 作为次高位的 输入信号 小数部分：最低位是0，而且灭掉以后，输出 作为次低位的 输入信号 Winter 2009 ZDMC – Lec. #1 – 43

EE141 4.3.3 数据选择器 一、工作原理 Winter 2009 ZDMC – Lec. #1 – 44

例：“双四选一”，74HC153 分析其中的一个“四选一” A1 A0 Y1 1 X D10 D11 D12 D13 EE141 D10 D11 D12 D13 Winter 2009 ZDMC – Lec. #1 – 45

例：用两个“四选一”接成“八选一” “四选一”只有2位地址输入，从四个输入中选中一个 “八选一”的八个数据需要3位地址代码指定其中任何一个 EE141 例：用两个“四选一”接成“八选一” “四选一”只有2位地址输入，从四个输入中选中一个 “八选一”的八个数据需要3位地址代码指定其中任何一个 Winter 2009 ZDMC – Lec. #1 – 46

二、用数据选择器设计组合电路 1. 基本原理 具有n位地址输入的数据选择器，可产生任何形式的输入变量不大于n+1的组合函数 EE141 Winter 2009 ZDMC – Lec. #1 – 47

EE141 例如： Winter 2009 ZDMC – Lec. #1 – 48

4.3.4 加法器 一、1位加法器 1. 半加器，不考虑来自低位的进位，将两个1位的二进制数相加 输 入 输 出 A B S CO 1 EE141 4.3.4 加法器 一、1位加法器 1. 半加器，不考虑来自低位的进位，将两个1位的二进制数相加 输 入 输 出 A B S CO 1 Winter 2009 ZDMC – Lec. #1 – 49

2. 全加器：将两个1位二进制数及来自低位的进位相加 EE141 2. 全加器：将两个1位二进制数及来自低位的进位相加 输 入 输 出 A B CI S CO 1 74LS183 74HC183 Winter 2009 ZDMC – Lec. #1 – 50

EE141 二、多位加法器 串行进位加法器 优点：简单 缺点：慢 Winter 2009 ZDMC – Lec. #1 – 51

2. 超前进位加法器 基本原理：加到第i位 的进位输入信号是两 个加数第i位以前各位 （0 ~ j-1）的函数， EE141 2. 超前进位加法器 基本原理：加到第i位 的进位输入信号是两 个加数第i位以前各位 （0 ~ j-1）的函数， 可在相加前由A,B两数确定。 优点：快，每1位的和 及最后的进位基本同时产生。 缺点：电路复杂。 74LS283 Winter 2009 ZDMC – Lec. #1 – 52

EE141 Winter 2009 ZDMC – Lec. #1 – 53

三、用加法器设计组合电路 基本原理： 若能生成函数可变换成输入变量与输入变量相加 若能生成函数可变换成输入变量与常量相加 EE141 三、用加法器设计组合电路 基本原理： 若能生成函数可变换成输入变量与输入变量相加 若能生成函数可变换成输入变量与常量相加 例：将BCD的8421码转换为余3码 输 入 输 出 D C B A Y3 Y2 Y1 Y0 1 Winter 2009 ZDMC – Lec. #1 – 54

思考：已知X是3位二进制数（其值小于等于5），试实现Y=3X 并用7段数码管进行显示 ? EE141 思考：已知X是3位二进制数（其值小于等于5），试实现Y=3X 并用7段数码管进行显示 ? ？ Y=3X D2 D1 D0 Winter 2009 ZDMC – Lec. #1 – 55

4.3.5 数值比较器 用来比较两个二进制数的数值大小 一、1位数值比较器 A,B比较有三种可能结果 EE141 Winter 2009 ZDMC – Lec. #1 – 56

二、多位数值比较器 原理：从高位比起，只有高位相等，才比较下一位。 例如： EE141 Winter 2009 ZDMC – Lec. #1 – 57

EE141 2. 集成电路CC14585 实现4位二进制数的比较 Winter 2009 ZDMC – Lec. #1 – 58

EE141 3. 比较两个8位二进制数的大小 Winter 2009 ZDMC – Lec. #1 – 59

4.4 组合逻辑电路中的竞争-冒险现象 4.4.1 竞争-冒险现象及成因 一、什么是“竞争” EE141 4.4 组合逻辑电路中的竞争-冒险现象 4.4.1 竞争-冒险现象及成因 一、什么是“竞争” 两个输入“同时向相反的逻辑电平变化”，称存在“竞争” 二、因“竞争”而可能在输出产 生尖峰脉冲的现象，称为 “竞争-冒险”。 Winter 2009 ZDMC – Lec. #1 – 60

EE141 三、2线—4线译码器中的竞争-冒险现象 Winter 2009 ZDMC – Lec. #1 – 61

4.4.2 * 略 4.4.3 消除竞争-冒险现象的方法 一、接入滤波电容 尖峰脉冲很窄，用很小的电容就可将尖峰削弱到 VTH 以下。 EE141 4.4.2 * 略 4.4.3 消除竞争-冒险现象的方法 一、接入滤波电容 尖峰脉冲很窄，用很小的电容就可将尖峰削弱到 VTH 以下。 二、引入选通脉冲 取选通脉冲作用时间，在电路达到稳定之后，P的高电平期的输出信号不会出现尖峰。 Winter 2009 ZDMC – Lec. #1 – 62

EE141 三、修改逻辑设计 例： Winter 2009 ZDMC – Lec. #1 – 63

例:用mulitisim分析逻辑电路.找出电路的逻辑函数式和逻辑真值表。 EE141 4.5用multisim分析组合逻辑电路 例:用mulitisim分析逻辑电路.找出电路的逻辑函数式和逻辑真值表。 Winter 2009 ZDMC – Lec. #1 – 64

EE141 Winter 2009 ZDMC – Lec. #1 – 65

课后作业 查阅： 作业: 阅读： 国际电路公司的 图书馆资源：电子器件天地, 软件 HW2 EE141 课后作业 查阅： 国际电路公司的 译码器、触发器、数据选择器芯片的型号、电参数、速度…… 图书馆资源：电子器件天地, 软件 作业: HW2 (见http://mypage.zju.edu.cn/wdwd/教学工作/ ftp://10.13.71.58/数字电路教学/2011 阅读： ch4.4-4.5; Ch5.1-5.7 Winter 2009 ZDMC – Lec. #1 – 66

课后作业 调查： 作业: 阅读 国际上的数字相关集成电路公司有哪些？ 图书馆资源：电子器件天地 HW2(见http和ftp) 组合电路 EE141 课后作业 调查： 国际上的数字相关集成电路公司有哪些？ TI, Philips, Toshiba, Fairchild, Motorola…… 图书馆资源：电子器件天地 http://10.15.61.7:8080/poweb/s_search.jsp?searchFiled=5&KWord=tjn&sClass=0&Submit=%BC%EC+%CB%F7 作业: HW2(见http和ftp) 阅读 组合电路 Winter 2009 ZDMC – Lec. #1 – 67