書報討論 -半導體封裝-

半導體是指一種導電性可受控制，範圍可從絕緣體至導體之間的材料。無論從科技或是經濟發展的角度來看，半導體的重要性都是非常巨大的。 今日大部分的電子產品，如計算機、行動電話或是數位錄音機當中的核心單元都和半導體有著極為密切的關連。常見的半導體材料有矽、鍺、砷化鎵等，而矽更是各種半導體材料中，在商業應用上最具有影響力的一種。

三種導電性不同的材料比較，金屬的價電帶與導電帶之間沒有距離，因此電子（紅色實心圓圈）可以自由移動。絕緣體的能隙勘度最大，電子難已從價躍遷至導電帶。半導體的能隙在兩者之間，電子較容易躍遷至導電帶中

半導體製程

半導體封裝 封裝說明：IC封裝屬於半導體產業的後段加工製程，主要是將前製程加工完成的晶圓上IC予以分割、黏晶，並加外接引腳及包覆。 封裝目的：其成品（封裝體）主要是提供一個引接的介面，內部電性訊號亦可透過封裝材料（引腳）將其連接到系統，並提供矽晶片免於受外力、水、外力與外學物質之破壞與腐蝕等。

半導體封裝的主要功能 電源分佈：外來電源經過封裝層內的重新分布，可穩定的驅使IC。 信號分佈：外界輸入IC及IC所生產的訊號，均須透過封裝層線路的傳送，以送達正確的位置。 散熱功能：藉由封裝的熱傳設備，可將IC的熱排出，使IC在可工做的溫度下（通常小於85℃）正常運作。 保護功能

半導體封裝製造技術 IC晶片必須依照設計與外界之電路連接，才可正常發揮應有的功能。 用於封裝的材料主要可分為塑膠(plastic)及陶瓷(ceramic)兩種。其中塑膠封裝因成本低廉，適合大量生產且能夠滿足表面黏著技術的需求，目前以成為最主要的IC封裝方式。而陶瓷封裝的發展已有三十多年歷史，亦為早期主要的封裝方式。由於陶瓷封裝成本高,組裝不易自動化，且在塑膠封裝品質及技術不斷提昇之情形下，大部份業者皆已盡量避免使用陶瓷封裝。 然而陶瓷封裝具有塑膠封裝無法比擬的極佳散熱能力、可靠度及氣密性，並可提供高輸出入接腳數，因此，要求高功率及高可靠度的產品，如 CPU、航太、軍事等產品仍有使用陶瓷封裝的必要性。目前用於封裝的技術,大概有以下數種。分別為打線接合、捲帶式自動接合、覆晶接合等技術。

打線接合(Wire Bonding) 打線接合是最早亦為目前應用最廣的技術，此技術首先將晶片固定於導線架上，再以細金屬線將晶片上的電路和導線架上的引腳相連接。 而隨著近年來其他技術的興起，打線接合技術正受到挑戰，其市場佔有比例亦正逐漸減少當中。但由於打線接合技術的簡易性及便捷性，加上長久以來與其相配合的機具、設備及相關技術皆以十分成熟，因此短期內打線接合技術似乎仍不大容易為其他技術所淘汰

(Tape Automated Bonding, TAB) 捲帶式自動接合 (Tape Automated Bonding, TAB) 捲帶式自動接合技術首先於1960 年代，由通用電子(GE) 提出。 捲帶式自動接合製程，即是將晶片與在高分子捲帶上的金屬電路相連接。而高分子捲帶的材料則以 polyimide 為主，捲帶上 的金屬層則以銅箔使用最多。 捲帶式自動接合具有厚度薄、接腳間距小，且能提供高輸出入接腳數等優點，十分適用於需要重量輕、體積小的 IC 產品上。

覆晶接合(Flip Chip) 覆晶式接合為 IBM 於 1960 年代中首先開發而成。其技術乃於晶粒的金屬墊上生成銲料凸 塊,而於基版上生成與晶粒銲料凸塊相對應的接點,接著將翻轉的晶粒對準基版上的接點,將 所有點接合。覆晶接合具有最短連接長度、最佳電器特性、最高輸出入接點密度,且能縮小 IC 尺寸,增加單位晶圓產能,已被看好為未來極具潛力的封裝方式。

常見的封裝型態

DIP(Dual In-Line Package)：它的引腳是長在IC的兩邊，而且是利用插件方式讓IC 與印刷電路板結合，有別於另一種適用於表面黏著技術的封裝方式，這種封裝的 材料可以是塑膠(Plastic)或陶瓷(Ceramic)因而有 PDIP 及 CDIP 之分，大部份 64 隻腳以下的電子元件是利用這種封裝型態包裝的。 SOP(Small Outline Package)：也有人稱之為 SOIC(Small Outline Integrated Circuit)，跟 DIP 一樣,大部分所使用的腳 數仍被侷限在64隻腳以下，而大於44 隻腳以上的電子元件則是轉往 LCC 或是 QFP 等。 LCC(Leaded/Leadless Chip Carrier)：它的引腳不像前面的 DIP 或 SO，腳是長在 IC 的兩邊，而是長在 IC 的四邊周圍，因此它的腳數要比前兩者來的稍微多些， 常用的腳數可以從20~96隻腳不等，引腳的外觀也有兩種，一種是縮在裡面,從外 面看不到，另一種則是 J 型引腳(J-Lead)，其被稱之為 QFJ(Quat Flat J-Lead Package)。 PGA(Pin Grid Array)：其引腳的外觀是針狀的，因此它跟 DIP 一樣也是用插件的 方式與電路板結合，由於連接方式較不方便，因此隨著 QFP 的進步，有些原本用 PGA 封裝的 IC 已經轉往 QFP 發展。 QFP(Quad Flat Package)：QFP 是一種高腳數、四邊引腳的包裝，它主導了大部份 ASIC、邏輯 IC 以及中低階的微元件的主要包裝型態，常見的 QFP 變化型還包括 有 MQFP(Metric QFP)、MQUAD(Metal QFP)、TQFP(Thin QFP)等。

半導體測試製程 測試製程乃是於 IC 封裝後測試封裝完成的產品的電性功能，以保證出廠的 IC，在功能上 的完整性，並對已測試的產品,依其電性功能作分類(即分 Bin)，作為 IC 不同等級產品的評價依據，最後並對產品作外觀檢驗(Inspect)作業。   電性功能測試乃針對產品的各種電性參數進行測試，以確定產品能正常運作，用於測試的機台將根據產品不同的測試項目而載入不同的測試程式，而外觀檢驗的項目繁多，且視不同的封裝型態而有所不同，包含了引腳的各項性質、印字(mark)的清晰度及膠體(mold)是否損 傷等項目。而隨表面黏著技術的發展，為確保封裝成品與基版間的準確定位及完整密合，封裝成品接腳的諸多項性質的檢驗尤其重要。

半導體測試製程/流程

Σ Thank You∞