实验三　 用MSI构成组合逻辑电路　 一、实验目的 1、学习译码器和数据选择器使用方法 2、掌握中规模数字集成器件的典型应用

二、实验原理 1、译码器 常用译码器有二进制译码器、二～十进制译码器和显示译码器等。 二进制译码器： 输入是一组二进制代码，输出是与输入代码一一对应高低电平信号。 如2线－4线、3线－8线、 4线－16线译码器等。 若有n个输入变量，则有2n个不同的组合状态，就有2n 个输出端。输入变量的每一个最小项有一个确定的输出端与其对应。因此称这种译码器为最小项译码器. 输 入 输 出 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 3线-8线 译码器 A2 A1 A0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8

3线---8线译码器 74LS138

74LS138 3线-8线译码器 、 、 为控制端,当 = =0 =1时,该译码器被选中(译码器处于工作状态); 、 、 为控制端,当 = =0 =1时,该译码器被选中(译码器处于工作状态); A0 A1 A2为地址, 其组合的8个状态和输出的8个端口 一一对应;当译码器处于工作状态后,与地址对应的输出端口有效(0电平). 74LS138真值表 A 0 A1 A2 S3 S2 S1 Y7 GND １　　２　　３　　４ 　　５　　６　　７ 8 16 15 14 13 12 11 10 9　　 　７４ＬＳ138 VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6 、 Y0=A2A1A0=m0 Y1=A2A1A0=m1 Y2=A2A1A0=m2 Y3=A2A1A0=m3 Y4=A2A1A0=m4 Y5=A2A1A0=m5 Y6=A2A1A0=m6 Y7=A2A1A0=m7 实验内容1：74LS138逻辑功能测试 　 控制端S1、S2、S3，地址A2、A1、A0接逻辑电平开关；输出端Y7-Y0接逻辑电平显示。逐项测试并填写逻辑功能表。

利用3-8译码器进行地址译码 …… 8

两个3-8译码器组成4-16译码器

用74LS138和74LS20各一片，实现逻辑函数Y=A⊕B⊕C ②写出逻辑表达式 实验内容 2.用74LS138设计逻辑电路 用74LS138和74LS20各一片，实现逻辑函数Y=A⊕B⊕C ②写出逻辑表达式 ①列真值表 ③画电路图, 实验验证 C B A Y 1 A2 A1 A0 S1 S2 S3 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 VCC DNG 74LS138 74LS20 A B C D Y “1”

74LS138作为数据分配器 带控制输入端的译码器实际上也是一个多路分配器，它可将一个信号源的数据信息传输到不同的地点。如右图所示，若在S1端输入数据信息、S2 =S3 =0, 地址码所对应的输出就是S1数据信息的反码；若从S2端输入数据信息，S1 =1、S3 =0, 地址码所对应的输出就是S2数据信息的原码。若数据信息是时钟脉冲，则数据分配器便成为时钟脉冲分配器。 例如 图中：A2A1A0=110时，S1的数据将以反码的形式从Y6输出。

实验原理 2、数据选择器(多路选择开关)　 数据选择器又叫“多路开关”。数据选择器在地址码（或叫选择控制）的控制下，从几个数据输入中选择一个并将其送到一个公共的输出端。数据选择器的功能类似一个多掷开关，如右图所示，图中共有四路数据D0～D3，通过选择控制信号 A1、A0（地址码）从四路数据中选中某一路数据送至输出端Q。 数据选择器为目前逻辑设计中应用十分广泛的逻辑部件，它有2选1、4选1、8选1、16选1等。 数据选择器的电路结构一般由与或门阵列组成，也有用传输门开关和门电路混合成的。

双4选1数据选择器74LS153

74LS153 双4选1数据选择器 两个4选1数据选择器输出逻辑式分别为： 实验内容3. 74LS153包含两个4选1数据选择器,两个选择器的地址输入端A1-A2是公用的, 控制端S、数据输入端D0-D3、输出端Y，都是各自独立的。 　两个4选1数据选择器输出逻辑式分别为：　　　　　　　 74LS138真值表 实验内容3. 74LS153逻辑功能测试 　控制端S 、地址A 、B 数据输入端D分别接逻辑电平开关；输出端Y接逻辑电平显示。逐项测试逻辑功能并填写表格。

两个4选1构成8选1逻辑电路

实验内容 4.用74LS153设计逻辑电路 ②写出逻辑表达式 用74LS153和74LS20各一片，实现一位全加器。 两个对应位的加数和来自低位的进位3个一位数相加,称为一位全加器,设两个加数分别为A和B,低位进位为CI;和为S,进位为CO 。 ①列真值表 A B CI S CO 全加器 ②写出逻辑表达式

③把所求的逻辑表达式与74LS153的标准表达式对比分析,确定变量与74LS153引脚的接线. 74LS153的逻辑表达式: 所求组合逻辑电路---全加器逻辑功能 和 先把逻辑式S与74LS153逻辑式Y作对比可以得到以下答案: 只要令A1=A, A0=B, DO=D3=CI, D1=D2=CI选择器输出就是所 求的函数S. 进位 逻辑式CO与74LS153逻辑式Y作对比,排序规律不一样,不好对比. 重新按规律排序CO=AB·0+ABCI+ABCI+ABCI+ABCI =AB·0+ABCI+ABCI+AB(CI+CI) =AB·0+ABCI+ABCI+AB·1 只要令A1=A,A0=B,DO=0,D1=D2=CI,D3=1选择器输出就是所求的函数CO. 最小项,…shujyi-0-1-yuan-fan

④画电路图,并进行电路实验验证、逻辑测试 用74LS138和74LS20，实现逻辑函数 “1” A B CI 用74LS138和74LS20，实现逻辑函数 S CO 全加器 对于S: 令A1=A, A0=B, DO=D3=CI, D1=D2=CI. 对于CO: 令A1=A, A0=B, DO=0, D1=D2=CI, D3=1. S CO 7 9 2 16 8 A B CI A1 A0 VCC DNG Y1 Y2 74LS153 14 S1 D13 D12 D11 D10 S2 D23 D22 D21 D20 1 3 4 5 6 15 13 12 11 10 “1” 74LS20