核探测与核电子学国家重点实验室 中国科学技术大学近代物理系 数字式滑移脉冲发生器的研制 报告人：张智磊 核探测与核电子学国家重点实验室 中国科学技术大学近代物理系
主要内容 背景介绍 基本原理 系统结构 ·硬件设计 ·软件设计 测试结果 总结与展望
背景介绍 多道测得Cs137γ能谱图 多道脉冲幅度分析器可对输入脉冲信号按幅度的大小精细地分道并记录数目，由此测得脉冲数目随其幅值分布的谱形。因此多道脉冲幅度分析器广泛应用于核物理、核医学、生物学、化学、光学、地质探测等领域。 现在多道脉冲幅度分析器大多是基于高速ADC的数字多道，它的微分非线性较差，所以需要滑移脉冲发生器对其进行标定，从而提高多道脉冲幅度分析器的精度，这样能谱分析更准确 。
传统滑移脉冲发生器 传统的滑移脉冲信号发生器主要采用旋钮和按钮进行参数调节，指针式的参数显示，使用很不方便，调节精度和范围也十分有限。 北京四新科技FH442H型滑移脉冲发生器 传统的滑移脉冲信号发生器主要采用旋钮和按钮进行参数调节，指针式的参数显示，使用很不方便，调节精度和范围也十分有限。 所以我设计的数字式仪器基本目标是所有参数数字化、可调范围广、直观易懂、架构简单、可靠性高。
基本原理 滑移脉冲信号是幅度按一定规律线性变化的信号。 递增斜坡序列 以方波信号为例，若其幅值由一个等间隔的递增斜坡序列确定 滑移脉冲信号是幅度按一定规律线性变化的信号。 在这种特点下，将滑移信号作为多道脉冲幅度分析器的输入，理论上，最终在多道能谱图上将会得到一条笔直的横线。
系统结构 LabVIEW Signal output FPGA Control module RAM DDS USB DAC OPA PLL 用户在LabVIEW界面中输入滑移脉冲信号的各项参数，通过USB传输至FPGA进行解析，计算得到波形数据并存储至RAM中，时钟和重复频率等参数便可循环读取RAM中的波形数据，然后继续下一个波形数据的写入和读取，期间高速DAC将数字信号转换为模拟信号，最后进行相应的滤波和放大得到滑移脉冲信号。
硬件设计 FPGA 命令解析 U 模块 S B 频率 控制字 命令 RAM 参数 波形 读写控制，读写地址 CLK 数字波形 波形数据 输出 波形计算 波形 波形数据 RAM PLL DDS 频率 控制字 CLK 读写控制，读写地址 数字波形 输出 CLK FPGA
DDS简介 DDS是用数字控制的方法从一个参考时钟产生多种频率的输出时钟。如图在每一个clk上升沿，累加器把频率字FQ累加一次，由于受到字长的限制，累加器累加到一定值（232）后，就会产生一次累加溢出，溢出的频率即为合成时钟的频率。 𝑓 𝑐𝑙𝑘_𝑜𝑢𝑡 = 𝐹𝑄 2 32 𝑓 𝑐𝑙𝑘 。 由此可以看出，DDS技术具有很高的频率分辨率，频率范围较广，以此为基础完成频率的数字化设置。
基于LabVIEW的滑移脉冲发生器 用户交互界面 软件设计 基于LabVIEW的滑移脉冲发生器 用户交互界面 用数字化的虚拟仪器参数输入替代传统的旋钮、按钮。界面美观交互性好，操作简单易懂。 USB 基于NI-VISA的基础I/O函数 接口驱动函数 用户交互界面 后台命令和数据预处理 软件设计框图
电路板和机箱展示
测试结果 用商用多道ORTEC-TRUMP-PCI-2K进行测试，测试结果如图所示。此次测试用的波形为上升和下降时间为1μs，脉宽3μs的梯形波，波形频率50KHz。
性能对比 主要指标 传统FH442H型滑移 数字式滑移脉冲发生器 幅度线性偏差 不大于1.5％ 不大于2.5％ 工作方式 三角斜坡 递增、递减、三角斜坡 输出脉冲幅度范围 0.1V～10.1V 30mV～4.8V 输出频率范围 50Hz～100KHz（八档） 1Hz～1MHz(任意) 频率误差 不大于0.2％ 不大于0.15% 脉冲宽度范围 1.5μs～100μs(粗调) 10ns～1s(任意) 脉冲前沿 0.1μs、0.3μs 30ns～0.5s(任意) 拓展性 可作标准脉冲信号发生器 可作任意波形发生器
总结与展望 数字式滑移脉冲发生器的研制，主要基于FPGA和 LabVIEW的设计，其基本满足了各参数数字化、可调范围 广以及用户交互性好等设计目标。而在非线性方面略有不 足，这也是未来所要改进的方向。
谢谢！
备用图