使用VHDL設計-XOR_GATE 通訊一甲 B09622048 楊穎穆
目錄 目的 設計原理 真值表 程式 實驗結果 參考資料
目的 VHDL發展工具之操作 1. 使用CAD工具及VHDL設計一個位元不相等之電路 2. 將電路加以模擬 3. 將程式燒錄到IC執行 4. 將以上原理撰寫成PPT格式報告交出 5. 將以上原理與操作過程講述一便並錄製成影音檔交出
設計原理 用VHDL設計一個不相等之電路。 若X≠Y則Z=1,否則Z=0。
真值表 X Y Z 1
程式 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; entity XOR1 is --IC內部要做的電路名稱 port( --接腳 x,y : in std_logic; --x,y為輸入腳 z : out std_logic --z為輸出腳 ); end;
architecture Behav of XOR1 is --電路內部結構 begin process (x,y) --處理x,y輸入的訊號 if x=y then z<=‘0’; --假如輸入的x,y值為相等, 則z輸出的值就為0 else z<=‘1’; --若輸入的值不相等,則輸出的值會等於1 end if; --結束if程式 end process; --結束process程式 end Behav; --程式結束
實驗結果(1) 依照真值表當我們輸入值為“00”時,輸出的值就為’0’,此時燈不亮。 若假如我們輸入的值為“01”時,輸出的值就為‘1’,燈會亮起。
實驗結果(2) 當我們輸入值為“10”時,輸出的值就為’1’,此時燈亮。 若假如我們輸入的值為“11”時,輸出的值就為‘0’,燈不會亮起。
參考資料 ※主要的資料來源來至王志湖老師上課所教授的內容所做成的筆記及”數位邏輯”這本書。
END