5. Combinational Logic Analysis

Slides:



Advertisements
Similar presentations
Course 1 演算法: 效率、分析與量級 Algorithms: Efficiency, Analysis, and Order
Advertisements

『新年』談『新』 "New Year" to Talk About "New"
兒歌創作與實務 產學合作音樂教師  林麗青 99/11.
全国“三新”作文研讨会成果交流 罗外初中部 曾祎闱.
100學年度專題成果展 行銷企劃之建議-以商管週為例 班級:商四A 組員: 林鈺茹 許維珊
如何準備校務評鑑— 校方處室觀點 土城國小輔導處主任 林德姮.
中低收入老人生活津貼 中低收入老人生活津貼SOP 應計人口 申請人及其配偶。 負有扶養義務之子女及其配偶。 前款之人所扶養之無工作能力子女。
逻 辑 学 主讲:李贤军.
基本分析 Fundamental Analysis
Outline 3-1 布林代數 3-2 基本邏輯閘及其特性 3-3 正邏輯與負邏輯表示方式 3-4 函數完全運算集合
王品集團 指導老師:吳桂桂老師 組員: 宋宛臻 鄭淑樺 何玉鶯 林貝芯
指導教授:古錦松 分享同學: 蔡斗溍、陳姿云 陳俊仰、陳國睿(助教)
商务英语口译教学的 教学理念与教学安排 广东金融学院外语系 聂泳华.
Combinational Logic 組合邏輯
-Artificial Neural Network- Hopfield Neural Network(HNN) 朝陽科技大學 資訊管理系 李麗華 教授.
習慣為成功之本 方智出版社 郭騰尹/著 書摘製作人: 全家便利商店教育訓練中心 盧冠諭 :
Operators and Expressions
CH1 Number Systems and Conversion
邏輯電路的分類 1. 組合邏輯(combinational logic):其輸出狀態直接由輸入的組合來決定,並不涉及線路過去的輸出狀態。
数字系统设计 I Digital System Design I
第 5 章 布林函數化簡 ……………………………………………………………… 5-1 代數演算法 5-2 卡諾圖法 5-3 組合邏輯電路之化簡.
触发器和时序电路分析 刘鹏 浙江大学信息与电子工程学院 March 30, 2017 ZDMC.
樹狀結構 陳怡芬 2018/11/16 北一女中資訊專題研究.
Chapter 5 Verilog硬體描述語言
第 7 章 正反器 7-1 RS 閂鎖器 7-2 RS 型正反器 7-3 D 型正反器 7-4 JK 正反器 7-5 T 型正反器
數位邏輯 第6章布林代數化簡 6-1布林代數與邏輯電路組合 6-2第摩根定理的互換 6-3積項和式之組合邏輯
第三章 布林代數及數位邏輯.
邏輯設計.
第 6 章 數位邏輯.
第 4 章 Logic Functions and Gates
附加内容 “AS”用法小结(2).
1 巨集 2 資料型態 3 物件、屬性、方法與事件 4 陳述式與副函式 5 其他注意事項 6 範例
附加内容 “AS”用法小结(1).
Decision Support System (靜宜資管楊子青)
第4章 网络互联与广域网 4.1 网络互联概述 4.2 网络互联设备 4.3 广域网 4.4 ISDN 4.5 DDN
信号与图像处理基础 An Introduction to Signal and Image Processing 中国科学技术大学 自动化系
创建型设计模式.
第12章 VBA编程 虽然Access的交互操作功能非常强大且易于掌握,但是在实际的数据库应用系统中,用户还是希望尽量通过自动操作达到数据库管理的目的。应用程序设计语言在开发中的应用,可以加强对数据管理应用功能的扩展。Office中包含Visual Basic for Application(VBA),VBA具有与Visual.
组合逻辑3 Combinational Logic
AIS系統發展生命週期 東吳大學會計學系 謝 永 明.
Chapter 5 – Sequential Circuits
第四章 CMOS电路与逻辑设计 MOS晶体管 MOS的物理结构 CMOS版图与设计规则 基本CMOS逻辑门 基本门版图设计
Programmable Logic Architecture Verilog HDL FPGA Design
Lesson 17 Renting an Apartment 租房子
Computer Organization and Design Fundamental
Formal Pivot to both Language and Intelligence in Science
邏輯設計 Logic Design 顧叔財, Room 9703, (037)381864,
时序电路设计 刘鹏 浙江大学信息与电子工程系 Apr. 24, 2011 EE141
Decision Support System (靜宜資管楊子青)
樹 2 Michael Tsai 2013/3/26.
触发器和时序电路分析 刘鹏 浙江大学信息与电子工程学院 March 29, 2016 ZDMC.
數位邏輯 第6章布林代數化簡 6-1布林代數與邏輯電路組合 6-2第摩根定理的互換 6-3積項和式之組合邏輯
句子成分的省略(1).
Microsoft SQL Server 2008 報表服務_設計
第七章 正反器 台北市私立景文高級中學 資電學程 7-1 RS型正反器 7-2 D型正反器 7-3 JK型正反器 7-4 T型正反器 吳永義
實驗五 截波電路與箝位電路 實驗目的 瞭解何謂截波電路與箝位電路及其差異。 能預測一個直流偏壓對箝位電路之影響。 電子學實驗 陳瓊興編.
每周三交作业,作业成绩占总成绩的15%; 平时不定期的进行小测验,占总成绩的 15%;
软件工程 第四章 软件设计 软件过程设计技术与工具.
Hashing Michael Tsai 2013/06/04.
通信工程专业英语 Lesson 13 Phase-Locked Loops 第13课 锁相环
或閘的特性與符號 所有的輸入均為0,輸出才為0 ▲ 圖 3-1 或閘的邏輯概念 ▲ 圖 3-2 或閘的電路符號.
李宏毅專題 Track A, B, C 的時間、地點開學前通知
 隐式欧拉法 /* implicit Euler method */
Boolean Algebra and Logic Simplification
2 Number Systems, Operations, and Codes
第四章 MSP430數位I/O原理與實驗.
Introduction to Computer Security and Cryptography
Diode Circuits (二極體電路)
定语从句(4).
Presentation transcript:

5. Combinational Logic Analysis 1

Contents Basic Combinational Logic Circuits Implementing Combinational Logic The Universal Property of NAND and NOR Gates Combinational Logic Using NAND and NOR Gates Logic Circuit Operation with Pulse Waveform Inputs System Application Activity 2

5-1概述(补充) 数字电路的分类(按逻辑功能和电路结构分) *1.组合逻辑电路 2.时序逻辑电路 a.结构上:组合逻辑电路完全由逻辑门构成, 不含存储器件(记忆元件); 3

5-1概述(补充) b.功能上:组合逻辑电路的输出状态在任何时候只 取决于同一时刻的输入状态,而与电路原来的状态无关。 In which, the output level is at all times dependent on the combination of input levels and with no storage involved. (输出只与当前输入有关,无存贮功能) 4

5-1 Analyse Combinational Logic (重点:组合逻辑电路的分析) 分析组合逻辑电路的目的 对于一个给定的组合逻辑电路,确定其逻辑功能。 *分析步骤 1.由逻辑图写表达式(Write the Boolean expression) 2.将表达式化简和变换(Simplify and convert the Boolean expression),以得到最简单的表达式 3.列出真值表(Construct the truth table) 4.分析并确定其逻辑功能(Determine the function) 5

5-1 Analyse Combinational Logic (举例:康华光教材 P129—4.1.2 ) 例 试分析下图所示组合逻辑电路的逻辑功能。 解:1、根据逻辑电路写出各输出端的逻辑表达式,并进行化简和变换。 X = A

5-1 Analyse Combinational Logic 真值表 2、列写真值表 X = A 1 Z Y X C B A

5-1 Analyse Combinational Logic 3、确定电路逻辑功能 真值表 这个电路逻辑功能是对输入的二进制码求反码。最高位为符号位,0表示正数,1表示负数,正数的反码与原码相同;负数的数值部分是在原码的基础上逐位求反。 1 Z Y X C B A 8

5-5 Logic Circuit Operation with Pulse Waveform Inputs –英文书P180 9

5-2 Implement Combinational Logic (重难点:组合逻辑电路的设计) 设计的任务 根据给定的逻辑要求,设计出能实现其逻辑功能的最简组合逻辑电路。 设计步骤 1.由逻辑要求确定输入、输出变量个数及表示符号 2. 列出真值表(Construct the truth table) 3.写出最小项表达式(The standard SOP form),并化简和变换 4.画出最简逻辑图(design the logic circuit) 10

5-2 Implement Combinational Logic 例 某火车站有特快、直快和慢车三种类型的客运列车进出,试用两输入与非门和反相器设计一个指示列车等待进站的逻辑电路,3个指示灯一、二、三号分别对应特快、直快和慢车。列车的优先级别依次为特快、直快和慢车,要求当特快列车请求进站时,无论其它两种列车是否请求进站,一号灯亮。当特快没有请求,直快请求进站时,无论慢车是否请求,二号灯亮。当特快和直快均没有请求,而慢车有请求时,三号灯亮。

L0 = I0 技巧 解:(1)逻辑抽象。 输入信号: I0、I1、I2分别为特快、直快和慢车的进站请求信号 且有进站请求时为1,没有请求时为0。 输出信号: L0、L1、L2分别为3个指示灯的状态,且灯亮为1,灯灭为0。 (2)根据题意列出真值表 输 入 输 出 I0 I1 I2 L0 L1 L2 1 × (3) 写出各输出逻辑表达式。 技巧 L0 = I0

(4)根据要求将上式变换为(二输入)与非-与非表达式 技巧

(5)根据输出逻辑表达式画出逻辑图。 总结:变换前的逻辑表达式虽然是最简形式,但不能满足规定器件类型的要求,因此需要进行变换。变换后的表达式不一定是最简式。变换的宗旨是在满足设计要求的前提下,减少所用器件数目和种类,使电路得到简化。

5-2 Implement Combinational Logic ——P172 Example 5-8 15

5-2 Implement Combinational Logic 16

5-2 Implement Combinational Logic ---Example康华光教材P132 -4.2.2 (难) 设计一个码转换电路,将4位格雷码转换为自然二进制码。可以采用任何逻辑门电路来实现。 课后练习:康华光教材 P194—4.2.1习题

5-3 The Universal Property of NAND and NOR Gates(通用性) The fundamental gates(AND,OR,NOT) can be used to make ANY digital circuit . The derived gates(NAND,NOR) can be used to make ANY fundamental gates . Therefore ANY digital circuit could be made from JUST NAND gates or JUST NOR gates . Hence , the NAND gates &NOR gates are referred to as(被称做,被当做)being UNIVERSAL. (Why can the derived gates(NAND,NOR) do these?) 18

5-3 The Universal Property of NAND and NOR Gates The NAND gate as a universal logic element 19

5-3 The Universal Property of NAND and NOR Gates The NOR gate as a universal logic element 思考:通用性的意义何在? 20

5-4 Combinational Logic Using NAND and NOR Gates NAND Logic NAND negative-OR NOR Logic NOR negative-AND 21

5-4 Combinational Logic Using NAND and NOR Gates(康书P109) 22

思考:逻辑门等效符号的作用? 利用逻辑门等效符号对逻辑电路进行变换,在不改变电路逻辑功能的前提下,可以简化电路,以便能减少实现电路的门的种类或芯片的种类。

5-4 Combinational Logic Using NAND and NOR Gates 24

5-4 Combinational Logic Using NAND and NOR Gates Since a bubble represents an inversion , two connected bubbles represent a double inversion and therefore cancel each other. 25

Assignment 康教材 P192 4.1.1 (a) P194 4.2.1 26