微机原理与接口技术 ——80x86微处理器 西安邮电大学 计算机学院 范琳

1 2 3 4 5 第三章 80x86微处理器 80x86 微处理器简介 8086 微处理器 8086 寄存器 8086 引脚功能 8086 存储器组织 5

8086的40条引脚信号按功能可分为4部分—地址总线、数据总线、控制总线以及其他(时钟与电源)。 第三章 80x86微处理器 8086微处理器的引脚功能 8086微处理器是Intel公司的第三代微处理器—16位微处理器，它采用40引脚的DIP(双列直插)封装。时钟频率有3种：5MHz(8086)、8MHz(8086-1)和10MHz(8086-2)。 1. 引脚功能说明 8086的40条引脚信号按功能可分为4部分—地址总线、数据总线、控制总线以及其他(时钟与电源)。 AB ：20，DB ：16 CB ？ VCC ：1，GND：2，CLK ：1

第三章 80x86微处理器 GND 1 40 V (＋5 V) GND 1 40 V (＋5 V) AD 2 39 AD A 2 39 A CC CC AD 2 39 AD A 2 39 A 14 15 14 15 AD 3 38 A /S A 3 38 A /S 13 16 3 13 16 3 AD 4 37 A /S A 4 37 A /S 12 17 4 12 17 4 AD 5 36 A /S A 5 36 A /S 11 18 5 11 18 5 AD 6 35 A /S A 6 35 A /S 10 19 6 10 19 6 AD 7 34 BHE / S A 7 34 ) HIGH /( SS 9 7 9 AD 8 33 MX / MN A 8 33 MX / MN 8 8 AD 9 32 AD 9 32 RD RD 7 7 AD 10 8086 31 AD 10 8088 ) GT / RQ ( HOLD 31 ) GT / RQ ( HOLD 6 6 AD 11 CPU 30 AD 11 CPU ) GT / RQ ( HLDA 1 30 ) GT / RQ ( HLDA 1 5 5 AD 12 29 ) LOCK ( WR AD 12 29 ) LOCK ( WR 4 4 AD 13 28 ) S ( IO M 2 / AD 13 28 ) S ( M / IO 2 3 3 AD 14 27 ) S ( R DT 1 / AD 14 27 ) S ( R / DT 1 2 2 AD 15 26 AD 15 26 ) S ( DEN ) S ( DEN 1 1 AD 16 25 ALE(QS ) AD 16 25 ALE(QS ) NMI 17 24 ) QS ( INTA 1 NMI 17 24 ) QS ( INTA 1 INTR 18 23 TEST INTR 18 23 TEST CLK 19 22 READY CLK 19 22 READY GND 20 21 RESET GND 20 21 RESET

地址总线和数据总线（20条） 第三章 80x86微处理器 AD15AD0为地址／数据总线，A19A16／S6S3为地址／状态总线。其中： 数据总线用来在CPU与内存储器(或I／O设备)之间交换信息，为双向、三态信号； 地址总线由CPU发出，用来确定CPU要访问的内存单元(或I／O端口)的地址信号，为输出、三态信号。 1 40 AD 14 13 12 11 10 9 8 7 6 5 4 3 2 1 A 19 /S 18 17 16 15 2 39 3 38 4 37 5 36 6 35 7 34 8 33 9 32 10 8086 31 11 CPU 30 12 29 13 28 14 27 15 26 16 25 17 24 18 23 19 22 20 21

第三章 80x86微处理器 电源地线及时钟 CLK：时钟信号(输入)。该信号为8086 CPU提供基本的定时脉冲，其占空比为1∶3(高电平持续时间：重复周期＝1∶3)，以提供最佳的内部定时。 Vcc：电源(输入)，要求接上正电压(+5V±10％)。 GND：地线、两条接地线。 GND CLK V (＋5 V) CC 1 40 2 39 3 38 4 37 5 36 6 35 7 34 8 33 9 32 10 8086 31 11 CPU 30 12 29 13 28 14 27 15 26 16 25 17 24 18 23 19 22 20 21

第三章 80x86微处理器 控制总线（16条） 控制总线是传送控制信号的一组信号线，有些是输出线，用来传输CPU送到其他部件的控制命令(如读、写命令，中断响应等)；有的是输入线，由外部向CPU输入控制及请求信号(复位、中断请求等)。

工作方式和RESET 第三章 80x86微处理器 RESET：输入，为高时，CPU执行复位； MN/MX：工作方式控制，高电平为最小工作方式，单CPU工作，低电平为最大工作方式，多处理器合作。 1 40 2 39 3 38 4 37 5 36 6 35 7 34 8 33 RESET MX / MN 9 32 10 8086 31 11 CPU 30 12 29 13 28 14 27 15 26 16 25 17 24 18 23 19 22 20 21

中断相关的引脚 第三章 80x86微处理器 NMI：非屏蔽中断请求信号，不受flags中中断允许标志位 IF的影响； INTR：可屏蔽中断请求信号，如果有效，再查看IF信息； INTA：中断响应信号，对于INTR信号做出响应； 1 40 2 39 3 38 4 37 5 36 6 35 7 34 8 33 9 32 10 8086 31 11 CPU 30 12 29 13 28 14 27 15 26 16 25 NMI INTR ) QS ( INTA 1 17 24 18 23 19 22 20 21

读写内存的信号 第三章 80x86微处理器 RD：读控制信号； WR：写控制信号； M/IO：指出当前访问的是存储器还是I/O接口。 READY： 表示数据准备好的信号，CPU在T3状态查询该信号，如果有效，说明数据已经准备好，否则插入若干个等待状态Tw； 当WR=1，RD=0， M/IO =1时，表示CPU当前正在 。 1 40 2 39 3 38 4 37 5 36 6 35 7 34 8 33 9 32 READY ) S ( IO M 2 / LOCK WR RD 10 8086 31 11 CPU 30 12 29 13 28 14 27 15 26 16 25 17 24 18 23 19 22 20 21

最小工作方式 第三章 80x86微处理器 BHE/S7：高8位数据总线允许信号；低，表示高8位有效，高：表示低8位有效； ALE：地址锁存信号；在T1结束的时候，ALE由高向低跳变时锁存。高：AB地址有效； DT/ R：三态，输出。数据传送方向，高：CPU输出，低：CPU输入； DEN：三态，输出。低电平时，表示DB上的数据有效； 1 40 2 39 3 38 4 37 5 36 6 35 7 34 ALE(QS ) S ( DEN R DT 1 / 7 BHE 8 33 9 32 10 8086 31 11 CPU 30 12 29 13 28 14 27 15 26 16 25 17 24 18 23 19 22 20 21

第三章 80x86微处理器 其余引脚 HOLD：总线请求信号，当8086CPU之外的总线主设备要求占用总线时，通过该引脚向CPU发送一个高电平； HLDA：总线请求相应信号，当CPU收到HOLD信号，如果CPU允许让出总线，就在当前总线周期完成时，T4状态发送一个HLDA信号，此时发送了HOLD信号的设备获取总线使用权； TEST：用于使CPU与外部硬件同步，当CPU在执行WAIT指令时，CPU会对该引脚进行测试。 1 40 2 39 3 38 4 37 5 36 6 35 7 34 8 33 9 32 10 8086 31 TEST ) GT / RQ ( HOLD HLDA 1 11 CPU 30 12 29 13 28 14 27 15 26 16 25 17 24 18 23 19 22 20 21

第三章 80x86微处理器 Thank you！