第十章 常用时序逻辑电路及其应用 10.1 寄存器 寄存器是数字系统常用的逻辑部件，它用来存放数码或指令等。它由触发器和门电路组成。一个触发器只能存放一位二进制数，存放 n 位二进制时，要 n个触发器。 按功能分 数码寄存器 移位寄存器

并行输出方式 & Q0 Q1 Q2 Q3 1 d3 d2 d1 d0 取数指令 1 状态保持不变 1 清零 1 1 寄存指令 1 RD SD d3 d2 d1 d0 取数指令 1 Q Q Q Q 状态保持不变 1 清零 1 1 & & & & 寄存指令 1

二.移位寄存器 不仅能寄存数码，还有移位的功能。 所谓移位，就是每来一个移位脉冲，寄存器中所寄存的数据就向左或向右顺序移动一位。 按移位方式分类 单向移位寄存器 双向移位寄存器

1.单向移位寄存器 1 从高位向低位依次输入 1 1 Q3 Q2 Q1 Q1 1 1011 1011 1 1 1 FF2 FF1 FF0 D 从高位向低位依次输入 1 寄存数码 1 Q3 Q2 Q1 Q1 1 数码输入 1011 1011 1 1 1 J Q J K FF2 Q J K FF1 Q J K FF0 Q Q Q D Q FF3 K 1 Q RD 清零 1 移位脉冲 2 3 4 数据依次向左移动，称左移寄存器，输入方式为串行输入。

再输入四个移位脉冲，1011由高位至低位依次从Q3端输出。 1 1 1 再输入四个移位脉冲，1011由高位至低位依次从Q3端输出。 1 1 输出 1 清零 D 1011 1 Q Q3 Q1 Q2 RD J K FF0 FF2 FF3 数码输入 5 移位脉冲 6 7 8 串行输出方式

. 2. 双向移位寄存器： 既能左移也能右移。 Q2 Q1 Q0 待输数据由 低位至高 位依次输入 待输数据由高位至低位依次输入 RD CP >1 & >1 & >1 & & & & & . 右移输入 左移输入 S 1 1 1 1 移位控制端

74LS194 右移串行输入 并行输入 左移串行输入 UCC Q0 Q1 Q2 Q3 S1 S0 CP D0 D1 D2 D3 DSR 16 15 14 13 12 11 10 9 1 3 4 5 6 7 8 2 D0 D1 D2 D3 DSR DSL RD GND 74LS194 右移串行输入 并行输入 左移串行输入

10.2 计数器 计数器是数字电路和计算机中广泛应用的一种逻辑部件，可累计输入脉冲的个数，可用于定时、分频、时序控制等。 加法计数器 10.2 计数器 计数器是数字电路和计算机中广泛应用的一种逻辑部件，可累计输入脉冲的个数，可用于定时、分频、时序控制等。 加法计数器 减法计数器 可逆计数器 (按计数功能 ) 分类 异步计数器 同步计数器 (按计数脉冲引入方式) 二进制计数器 十进制计数器 N 进制计数器 (按计数制)

一. 二进制计数器 按二进制的规律累计脉冲个数，它也是构成其它进制计数器的基础。要构成 n位二进制计数器，需用 n个具有计数功能的触发器。 一. 二进制计数器 按二进制的规律累计脉冲个数，它也是构成其它进制计数器的基础。要构成 n位二进制计数器，需用 n个具有计数功能的触发器。 同步计数器：计数脉冲同时接到各位触发器，各触发器状态的变换与计数脉冲同步。 异步计数器：计数脉冲只加在一个触发器的CP端，其他各触发器的CP脉冲,均由相邻触发器的输出提供,各触发器状态的变换有先有后。

1.同步三位二进制加法计数器 Q FF2 FF1 FF0 Q2 Q0 Q1 CP J K 在电路图中J、Ｋ悬空表示J、K=1

2. 三位异步二进制加法计数器 Q0 FF0 Q1 FF1 Q2 CP 2. 三位异步二进制加法计数器 清零 RD Q J K Q0 FF0 Q1 FF1 Q2 FF2 CP 计数脉冲 当J、K=1时，具有计数功能，每来一个脉冲触发器就翻转一次.

1 2 3 4 5 6 7 8 CP 2分频 Q0 4分频 Q1 8分频 Q2 异步二进制加法器工作波形 每个触发器翻转的时间有先后，与计数脉冲不同步

3. 四位二进制加法计数器的状态表（集成16进制 74SL161） 脉冲数 二进制数 十进 制数 Q3 Q2 Q1 Q0 1 2 3 4 5 6 7 8 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 计数 脉冲数 二进制数 十进 制数 Q3 Q2 Q1 Q0 9 10 11 12 13 14 15 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 16 0 0 0 0

74LS161型四位同步二进制计数器 (b) UCC:16 GND:8 (a) (a) 外引线排列图； (b) 逻辑符号 A0 A1 A3 P T CP LD CR 3 4 5 6 11 12 13 14 15 Q0 Q3 Q1 Q2 C 74LS161 7 10 2 9 1 异步清零 同步并行置数 计数使能{ 进位输出 A0 1 CP 2 3 4 C 5 A3 6 P 7 GND 8 9 11 10 12 13 14 15 16 +UCC 74LS161 LD A1 A2 T Q0 Q3 Q1 Q2 CR (a) 74LS161型四位同步二进制计数器 (a) 外引线排列图； (b) 逻辑符号

例:分析图示逻辑电路的逻辑功能,说明其用处。 设初始状态为“000”。 例:分析图示逻辑电路的逻辑功能,说明其用处。 设初始状态为“000”。 RD Q J K Q0 FF0 Q1 FF1 Q2 FF2 CP 计数脉冲

Q0 FF0 Q1 FF1 Q2 FF2 CP K0 =1 J0 =Q2 K1 =1 J1 =1 CP1= Q0 K2 =1 CP2= CP RD Q J K Q0 FF0 Q1 FF1 Q2 FF2 CP 计数脉冲 解：1. 写出各触发器 J、K端和CP端的逻辑表达式 CP0= CP K0 =1 J0 =Q2 K1 =1 J1 =1 CP1= Q0 J2=Q0Q1 K2 =1 CP2= CP

Q0 FF0 Q1 FF1 Q2 FF2 CP 解：当初始状态为“000”时， 各触发器J、K端和C端的电平为 CP0= CP=0 RD Q J K Q0 FF0 Q1 FF1 Q2 FF2 CP 计数脉冲 解：当初始状态为“000”时， 各触发器J、K端和C端的电平为 CP0= CP=0 K0 =1 J0 =Q2=1 K1 =1 J1 =1 CP1= Q0=0 J2=Q0Q1=0 K2 =1 CP2= CP=0

由表可知，经5个脉冲循环一次，为五进制计数器。 2.列写状态转换表，分析其状态转换过程 CP J2=Q0Q1 K2 =1 J1 = K1 =1 K0 =1 J0 =Q2 Q2 Q1 Q0 1 1 1 2 1 1 3 1 1 4 1 1 5 1 CP1= Q0 由表可知，经5个脉冲循环一次，为五进制计数器。 由于计数脉冲没有同时加到各位触发器上，所以为异步计数器。

CP 1 2 3 4 5 Q0 Q1 Q2 异步五进制计数器工作波形

二. 十进制计数器 十进制计数器： 计数规律：“逢十进一”。它是用四位二进制数表示对应的十进制数，所以又称为二-十进制计数器。 四位二进制可以表示十六种状态，为了表示十进制数的十个状态，需要去掉六种状态，具体去掉哪六种状态，有不同的安排，这里仅介绍广泛使用 8421编码的十进制计数器。 1.同步十进制计数器

十进制加法计数器状态表 二进制数 Q3 Q2 Q1 Q0 脉冲数 (CP) 十进制数 1 2 3 4 5 6 7 8 9 10 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1

FF0 FF1 CP FF2 Q3 FF3 Q2 Q1 Q0 十进制同步加法计数器 RD Q J K FF0 FF1 CP 计数脉冲 FF2 Q3 FF3 Q2 Q1 Q0 十进制同步加法计数器

Q0 Q1 Q2 Q3 CP 1 2 3 4 5 6 7 8 9 10 十进制计数器工作波形

2.集成十进制计数器: 常用74LS160型同步十进制加法计数器, 其外引脚排列及功能表与74LS161型计数 器相同，但其按十进制加法规律计数。

三、 利用M进制集成计数器构成N进制计数器 1、集成计数器容量的扩展 N >M 的情况： 采用多片M进制计数器构成。

图示是把两片74161级联起来构成的256进制同步加法计数器。 图10-15  集成计数器的级连

2. N < M 的情况 已有的集成计数器是 M 进制，需组成的是 N 进制计数器 ,一片即可. 利用反馈置“0”法可用已有的计数器得出小于原进制的任意进制计数器。

图10-16所示的九进制计数器,就是借助74161的异步清 零功能实现的。 主循环状态图。

两片160构成的同步六十进制计数器 & 个位为十进制，十位为六进制。 个位十进制计数器经过十个脉冲循环一次， Q3 Q2 Q1 Q0 D3 D2 D1 D0 CP0 个位 Q3 Q2 Q1 Q0 CP1 十位 P T 1 C & 个位为十进制，十位为六进制。 个位十进制计数器经过十个脉冲循环一次， 每当第十个脉冲来到后 C由 0 变为 1， 使六进制计数器计数。经过六十个 脉冲，个位和十位计数器都恢复为 0000。