第九章 存储器和可编程逻辑器件 本章主要内容 半导体存储器 只读存储器 随机存取存储器 存储器容量的扩展 可编程逻辑器件 现场可编程逻辑阵列(FPLA) 可编程阵列逻辑（PAL）

9.1 半导体存储器 1. 只读存储器（ROM） ROM的存储结构 存储容量=字X位 字=2n n-地址线数 存储器容量=32KX8 输 入 线 数据输出线 (位) 存储容量=字X位 字=2n n-地址线数 存储器容量=32KX8 地址线数=15

二极管ROM的结构图 ROM的数据表 地址 数据 A 1 D3 D2 D1 D0 W0 W1 W2 W3

只读存储器（ROM）阵列图 ROM的阵列框图 D3 = A1A0 + A1A0 D2 = A1A0 + A1A0 + A1A0 地址 数据 A 1 D3 D2 D1 D0 W0 W1 W2 W3 D3 = A1A0 + A1A0 D2 = A1A0 + A1A0 + A1A0 D1 = A1A0 + A1A0 D0 = A1A0 + A1A0 + A1A0 ROM的阵列框图 D3=W0+W2 D2=W1+W2+W3 D1=W1+W2 D0=W0+W1+W3

只读存储器（ROM）阵列图 ROM的阵列框图 ROM的阵列图 D3 = A1A0 + A1A0 D2 = A1A0 + A1A0 + A1A0 D1 = A1A0 + A1A0 D0 = A1A0 + A1A0 + A1A0

(1)数据存储 (2)存储函数、曲线关系表等 (3)用ROM实现组合逻辑函数 地址 数据 A 1 D3 D2 D1 D0 W0 W1 W2 W3 D3(A1,A0)=∑(0,2) D2(A1,A0)=∑(1,2,3) D1(A1,A0)=∑(1,2) D0(A1,A0)=∑(0,1,3) 输入 输出

用ROM实现组合逻辑函数 输入 输出 D3(A1,A0)=∑(0,2) D2(A1,A0)=∑(1,2,3) 输入 输出 地址 数据 A 1 D3 D2 D1 D0 W0 W1 W2 W3 D3(A1,A0)=∑(0,2) D2(A1,A0)=∑(1,2,3) D1(A1,A0)=∑(1,2) D0(A1,A0)=∑(0,1,3)

例：用ROM实现二进制码转换为格雷码。 G3=∑m（8, 9, 10, 11, 12, 13, 14, 15） 字 二进制码 格雷码 B 3 2 1 G W 4 5 6 7 8 9 10 11 12 13 14 15 G3=∑m（8, 9, 10, 11, 12, 13, 14, 15） G2=∑m（4, 5, 6, 7, 8, 9, 10, 11） G1=∑m（2, 3, 4, 5,10, 11, 12, 13） G0=∑m（1, 2, 5, 6, 9, 10, 13, 14）

二进制码转换为格雷码的阵列图 G3=∑m（8, 9, 10, 11, 12, 13, 14, 15） 10, 11） G1=∑m（2, 3, 4, 5,10, 11, 12, 13） G0=∑m（1, 2, 5, 6, 9, 10, 13, 14） 逻辑符号图

ROM 的分类 PROM (programmable read-only memory) —可编程ROM 用专门的编程器写入数据一次，一次性使用。 EPROM（erasable programmable read-only memory）—可察除ROM 用编程器写入数据，可重复使用。察除时用紫外线照射。 EEPROM(E2PROM--electrically erasable programmable ROM）—电可察除ROM 在芯片上有一专用电压端，当给它加上要求的电压后，就可写入新的数据，可重复使用。

2.随机存取存储器（RAM） 随机存储器SRAM的基本结构

3. 存储器容量的扩展 (1)位(数据位)的扩展

(2) 字(地址数)的扩展

9.2 可编程逻辑器件 1.低密度可编程逻辑器件(PLD)的结构特点

2.可编程逻辑器件(PLD)的阵列结构图 内部结构图 简化阵列图 最简阵列图

PROM的结构特点

现场可编程逻辑阵列FPLA结构特点

PAL和GAL结构

现场可编程逻辑阵列（FPLA）的应用 例：用FPLA实现下列多输出函数。

AB CD 00 01 11 10 00 01 11 10 w 1 1 1 1 1 1 AB CD 00 01 11 10 00 01 11 10 x AB CD 00 01 11 10 00 01 11 10 y 1 1 1 1 1 1 1 1 1 1 1 1

FPLA实现阵列图 A B C D w x y P1 P2 P8 P1 P2 P3 P4 P5 P6 P7 P8

例:用FPLA实现四位二进制码转换为格雷码的代码转换阵列图。 字 二进制码 格雷码 B 3 2 1 G W 4 5 6 7 8 9 10 11 12 13 14 15 G3=B3 G2=B3B2+B3B2 G1=B2B1+B2B1 G0=B1B0+B1B0

FPLA的实现阵列图 G3=B3 G2=B3B2+B3B2 G1=B2B1+B2B1 G0=B1B0+B1B0

FPLA电路的分析 例:分析图所示时序逻辑电路。 (1)写出激励方程J1、K1、J2、K2、 次态方程Q1n+1、Q2n+1和输出Z； (2)列出该电路的状态表、 画出状态图; (3)指出电路的功能。

(1)写激励、次态和输出函数 J1=K1=1 J2=K2=X⊕Q1

(2)列出该电路的状态表、画出状态图 Q2n+1Q1n+1 1 0/0 00 01 1/0 X Q2 Q1 00 01 11 10 0/1 / Z 00 01 11 10 1 0/1 1/1 1/0 0/0 01/0 11/1 11 1/0 10 10/0 00/0 00/1 10/0 0/0 11/0 01/0

(3)指出电路的功能 同步模4可逆计数器。 X=0时，实现模4加1计数器。 X=1时，实现模4减1计数器。 Z为进位/借位标志 00 01 10 11 1/0 1/1 0/0 0/1 同步模4可逆计数器。 X=0时，实现模4加1计数器。 X=1时，实现模4减1计数器。 Z为进位/借位标志