数字电子技术 项目1 简单加法器电路设计与测试 数字电子技术 项目1 简单加法器电路设计与测试

项目1 简单加法器电路设计与测试 任务1-1 门电路逻辑功能测试 任务1-2 两位加法器电路的设计与测试 项目1 简单加法器电路设计与测试 任务1-1 门电路逻辑功能测试 1.1.1 与、或、非基本门电路逻辑功能测试 (4课时) 1.1.2 复合门电路逻辑功能仿真测试 (4课时) 1.1.3 TTL和CMOS特殊门电路逻辑功能测试 （2课时） 任务1-2 两位加法器电路的设计与测试 1-2-1 门电路构成的组合逻辑电路功能测试 （6课时） 1-2-2 门电路构成的组合逻辑电路的设计与测试 （4课时） 1-2-3 两位加法器电路的设计与测试 （4课时）

1 数制 (xxx)10 或 (xxx)D 【知识扫描1】数制和码制 (一) 十进制 (Decimal) 1-2-2 门电路构成的组合逻辑电路的设计与测试 任务1-2 两位加法器电路的设计与测试 【知识扫描1】数制和码制 1 数制 (一) 十进制 (Decimal) (xxx)10 或 (xxx)D 例如(3176.54)10 或(3176.54)D 数码：0、1、2、3、4、5、6、7、8、9 进位规律：逢十进一，借一当十 1×101 1×100 5×10-1 1×10-2 权 权 权 权 数码所处位置不同时，所代表的数值不同 (11.51)10 10i 称十进制的权 10 称为基数 0 ~ 9 十个数码称系数 数码与权的乘积，称为加权系数 十进制数可表示为各位加权系数之和，称为按权展开式 (3176.54)10 = 3×103 + 1×102 + 7×101 + 6×100 + 5×10-1 + 4×10-2

(二) 二进制 (Binary) 1 数制 (xxx)2 或 (xxx)B 【知识扫描1】数制和码制 1-2-2 门电路构成的组合逻辑电路的设计与测试 任务1-2 两位加法器电路的设计与测试 【知识扫描1】数制和码制 (二) 二进制 (Binary) 1 数制 (xxx)2 或 (xxx)B 例如 (1011.11)2 或 (1011.11)B 数码：0、1 进位规律：逢二进一，借一当二 权：2i 基数：2 系数：0、1 例如 0 + 1 = 1 1 + 1 = 10 11 + 1 = 100 10 – 1 = 1 按权展开式表示 (1011.11)2 = 1×23 + 0×22 + 1×21 + 1×20 + 1×2-1 + 1×2-2 将按权展开式按照十进制规律相加，即得对应十进制数。 = 8 + 0 + 2 + 1 + 0.5 + 0.25 (1011.11)2 = (11.75)10 = 11.75 (1011.11)2 = 1×23 + 0×22 + 1×21 + 1×20 + 1×2-1 + 1×2-2

1 数制 (三) 八进制和十六进制 【知识扫描1】数制和码制 1-2-2 门电路构成的组合逻辑电路的设计与测试 进制 数的表示 计数规律 任务1-2 两位加法器电路的设计与测试 【知识扫描1】数制和码制 1 数制 (三) 八进制和十六进制 进制 数的表示 计数规律 基数 权 数码 八进制 (Octal) (xxx)8 或(xxx)O 逢八进一，借一当八 8 0 ~ 7 8i 十六进制(Hexadecimal) (xxx)16 或(xxx)H 逢十六进一，借一当十六 16 0 ~ 9、A、B、C、D、E、F 16i 例如(3BE.C4)16 = 3×162 + 11×161 + 14×160 + 12×16-1 + 4×16-2 = 768 + 176 + 14 + 0.75 + 0.015625 = (958.765625)10 例如 (437.25)8 = 4×82 + 3×81 + 7×80 + 2×8-1 + 5×8-2 = 256 + 24 + 7 + 0.25 + 0.078125 = (287.328125)10

（四）数制间的转换 1 数制 【知识扫描1】数制和码制 1-2-2 门电路构成的组合逻辑电路的设计与测试 任务1-2 两位加法器电路的设计与测试 【知识扫描1】数制和码制 1 数制 （四）数制间的转换 十进制、二进制、八进制、十六进制对照表 7 0111 6 0110 5 0101 4 0100 3 0011 2 0010 1 0001 0000 十六 八 二 十 F 17 1111 15 E 16 1110 14 D 1101 13 C 1100 12 B 1011 11 A 1010 10 9 1001 8 1000 不同数制之间有关系吗？

（四）数制间的转换 1 数制 【知识扫描1】数制和码制 1） 各种数制转换成十进制 2）十进制转换为二进制 1-2-2 门电路构成的组合逻辑电路的设计与测试 任务1-2 两位加法器电路的设计与测试 【知识扫描1】数制和码制 1 数制 （四）数制间的转换 1） 各种数制转换成十进制 按权展开求和 2）十进制转换为二进制 整数和小数分别转换 整数部分：除 2 取余法 小数部分：乘 2 取整法 ［例］ 将十进制数 (26.375)10 转换成二进制数 2 26 0.375 余数 整数 0.750 0 2 ×2 13 2 读数顺序 6 1 ×2 读数顺序 2 3 0 1.500 1 2 1 1 ×2 0 1 1.000 1 (26 )10 = (11010 ) 2 一直除到商为 0 为止 .375 .011

（四）数制间的转换 1 数制 二进制→八进制 八进制→二进制 【知识扫描1】数制和码制 3） 二进制与八进制间的相互转换 1-2-2 门电路构成的组合逻辑电路的设计与测试 任务1-2 两位加法器电路的设计与测试 【知识扫描1】数制和码制 1 数制 （四）数制间的转换 3） 二进制与八进制间的相互转换 从小数点开始，整数部分向左 (小数部分向右) 三位一组，最后不足三位的加 0 补足三位，再按顺序写出各组对应的八进制数 。 二进制→八进制 (11100101.11101011)2 = ( ? )8 11100101.11101011 11 100 101 111 010 11 3 4 5 7 2 6 (11100101.11101011)2 = (345.726)8 补0 补0 每位八进制数用三位二进制数代替，再按原顺序排列。 八进制→二进制 (745.361)8 = (111100101.011110001)2

（四）数制间的转换 1 数制 二进制→十六进制 : (10011111011.111011)2= (4FB.EC)16 十六进制→二进制 : 1-2-2 门电路构成的组合逻辑电路的设计与测试 任务1-2 两位加法器电路的设计与测试 【知识扫描1】数制和码制 1 数制 （四）数制间的转换 4）二进制和十六进制间的相互转换 从小数点开始，整数部分向左(小数部分向右) 四位一组，最后不足四位的加 0 补足四位，再按顺序写出各组对应的十六进制数 。 二进制→十六进制 : (10011111011.111011)2 = ( ? )16 一位十六进制数对应四位二进制数，因此二进制数四位为一组。 10011111011.111011 100 1111 1011 1110 11 4 F B E C (10011111011.111011)2= (4FB.EC)16 补 0 补 0 十六进制→二进制 : 　　每位十六进制数用四位二进制数代替，再按原顺序排列。 (3BE5.97D)16 = (11101111100101.100101111101)2

将若干个二进制数码 0 和 1 按一定规则排列起来表示某种特定含义的代码称为二进制代码，简称二进制码。 1-2-2 门电路构成的组合逻辑电路的设计与测试 任务1-2 两位加法器电路的设计与测试 【知识扫描1】数制和码制 2 码制 　　将若干个二进制数码 0 和 1 按一定规则排列起来表示某种特定含义的代码称为二进制代码，简称二进制码。 用数码的特定组合表示特定信息的过程称编码 常用二进制代码 自然二进制码 二 - 十进制码 格雷码 奇偶检验码 ASCII 码 (美国信息交换标准代码) 例如 ：用四位二进制数码表示十进制数 0 ~ 9 0000 → 0 0001 → 1 0010 → 2 0011 → 3 0100 → 4 0101 → 5 0110 → 6 0111 → 7 1000 → 8 1001 → 9

(一) 自然二进制码 (二) 二-十进制代码 2 码制 【知识扫描1】数制和码制 1-2-2 门电路构成的组合逻辑电路的设计与测试 任务1-2 两位加法器电路的设计与测试 【知识扫描1】数制和码制 2 码制 (一) 自然二进制码 按自然数顺序排列的二进制码 表示十进制数 0 ~ 9 十个数码的二进制代码 (二) 二-十进制代码 (又称 BCD 码 即 Binary Coded Decimal) 4 位二进制码有 16 种组合，表示 0 ~ 9十个数 可有多种方案，所以 BCD 码有多种。 例如：用三位自然二进制码表示十进制数 0 ~ 7： 000 → 0 001 → 1 010 → 2 011 → 3 100 → 4 101 → 5 110 → 6 111 → 7 1 位十进制数需用 4 位二进制数表示，故 BCD 码为 4 位。

2 码制 用 BCD 码表示十进制数举例： 注意区别 BCD 码与数制： 【知识扫描1】数制和码制 1-2-2 门电路构成的组合逻辑电路的设计与测试 任务1-2 两位加法器电路的设计与测试 【知识扫描1】数制和码制 2 码制 用 BCD 码表示十进制数举例： (36)10 = ( 0011 0110)8421BCD (4.79)10 = ( 0100.01111009 )8421BCD (01010000)8421BCD = ( 50 )10 注意区别 BCD 码与数制： (150)10 = (000101010000)8421BCD = (10010110)2 = (226)8 = (96)16

2 码制 格雷码(Gray 码，又称循环码) 【知识扫描1】数制和码制 1-2-2 门电路构成的组合逻辑电路的设计与测试 1 1 1 1 任务1-2 两位加法器电路的设计与测试 【知识扫描1】数制和码制 2 码制 1 1 1 1 格雷码(Gray 码，又称循环码) 1 典型格雷码构成规则 ： 最低位以 0110 为循环节 1 1 次低位以 00111100 为循环节 第三位以 0000111111110000 为循环节 1 ……. 特点: 相邻项或对称项只有一位不同

1-2-2 门电路构成的组合逻辑电路的设计与测试 任务1-2 两位加法器电路的设计与测试 【知识扫描2】组合逻辑电路设计方法 1 组合逻辑电路设计步骤 （1）根据实际问题进行逻辑抽象（逻辑假设）； （2）确定输入变量、输出变量之间的逻辑关系， 列出真值表； （3）根据真值表，确定逻辑函数表达式； （4）根据器件要求，变换逻辑函数表达式； （5）画出逻辑电路图； （6）电路装接与调试； （7）电路逻辑功能检测； （7）设计文档的撰写。

1-2-2 门电路构成的组合逻辑电路的设计与测试 任务1-2 两位加法器电路的设计与测试 【知识扫描2】组合逻辑电路设计方法 2 组合逻辑电路设计案例 【例1-16】试用基本门电路设计一个监视交通信号灯工作状态的逻辑电路。每组信号灯由红、黄、绿三盏灯组成，正常情况下，每个时刻必须有一盏信号灯点亮，且只允许一盏信号灯点亮。当出现其它五种点亮状态时，电路发生故障，且要求发出故障告警信号。以提醒维护人员前去维修。 解：1、首先进行逻辑抽象 设红、黄、绿三盏灯的状态为输入变量，分别用A（红灯）、B（黄灯）、C（绿灯）表示，当灯亮时，取其逻辑状态为“1”,当灯灭时，取其逻辑状态为“0”。故障信号灯为输出变量，用F表示，灯亮为“1”状态，灯灭为“0”状态。 根据题意可列出真值表，见表1-33。

1-2-2 门电路构成的组合逻辑电路的设计与测试 任务1-2 两位加法器电路的设计与测试 【知识扫描2】组合逻辑电路设计方法 2 组合逻辑电路设计案例 本题提示：按题目要求用小规模集成门电路实现，没有其他特殊 要求，所以不必进行逻辑变换。

1-2-2 门电路构成的组合逻辑电路的设计与测试 任务1-2 两位加法器电路的设计与测试 【知识扫描2】组合逻辑电路设计方法 2 组合逻辑电路设计案例 【例1-17】试用 74LS00和74LS86设计半加器电路和全加器电路，功能真值表如下表所示。 解：该数字电路是一个数值问题的设计。不必进行逻辑假设和逻辑抽象。 从表2-10半加器真值表可以看出：半加器即二个一位二进制数相加，0+0=0，0+1=1，1+0=1，1+1=10。 从表2-11全加器真值表看出：全加器就是两个一位二进制数且考虑前一位进位Ci-1 共三位二进制数相加的加法器电路。

1-2-2 门电路构成的组合逻辑电路的设计与测试 任务1-2 两位加法器电路的设计与测试 【知识扫描2】组合逻辑电路设计方法 2 组合逻辑电路设计案例

1-2-2 门电路构成的组合逻辑电路的设计与测试 任务1-2 两位加法器电路的设计与测试 【知识扫描2】组合逻辑电路设计方法 2 组合逻辑电路设计案例

1-2-2 门电路构成的组合逻辑电路的设计与测试 任务1-2 两位加法器电路的设计与测试 【工作任务1-2-3】 实验室设备状态测试电路设计与仿真验证 提示：1）首先进行逻辑抽象：设三台待检测的设备为输入变量，分别为A、B、C，三台设备正常工作时为1状态，故障时为0状态；故障指示灯分别用F2、F1表示，F2为黄灯、F1为红灯，灯亮用逻辑1表示，灯不亮用逻辑0表示。 2）根据逻辑抽象列出真值表。

2.3 组合逻辑电路设计 第3章 组合逻辑电路 三、【技能训练2-4】组合逻辑电路设计验证（一）

1-2-2 门电路构成的组合逻辑电路的设计与测试 任务1-2 两位加法器电路的设计与测试 【工作任务1-2-4】 三位补码电路设计与仿真验证 任务要求：1、试用74LS00二输入与非门和74LS86异或门设计三位二进制数补码电路，真值表见表，画出电路图。 2、用Multisim9.0或同类软件仿真验证。

THE END